[發明專利]一種循環緩沖裝置以及循環緩沖方法

有效

• 申請號: 201310100176.X
• 申請日: 2013-03-26
• 公開（公告）號: CN103218205A
• 公開（公告）日: 2013-07-24
• 發明（設計）人: 張鐵軍;李泉泉;王東輝;洪纓;侯朝煥
• 申請（專利權）人: 中國科學院聲學研究所
• 主分類號: G06F9/312
• 分類號: G06F9/312;G06F9/38
• 代理公司: 北京億騰知識產權代理事務所 11309
• 代理人: 陳霽

技術領域

本發明涉及指令獲取領域，具體涉及一種循環緩沖裝置以及循環緩沖方法。

背景技術

隨著集成電路工藝的飛速發展，嵌入式處理器芯片的速度和集成度都得到了很大的提升，由此帶來的功耗問題也越來越突出。大量的能量消耗會降低便攜式設備中電池的使用壽命，而且會給處理器的散熱和可靠性帶來很多問題。作為提高處理器內核取指速度的關鍵部件，指令高速緩沖存儲器（Cache）由于具有很高的訪問頻率而功耗顯著。因此，有效降低指令Cache的功耗對于低功耗嵌入式處理器的設計有著重要意義。

在嵌入式應用程序中，其核心往往是些循環代碼，通常不到10%的核心代碼占用了90%以上的執行時間。如果將這10%的循環代碼放入一個小的緩沖區中供取指之用，而不必頻繁訪問指令Cache，則可以有效降低指令Cache的功耗。

在1999年8月的低功耗電子學與設計（ISLPED）會議上Lea?Hwang?Lee等人發表的文章《Instruction?Fetch?Energy?Reduction?Using?Loop?Caches?for?Embedded?Applications?with?Small?Tight?Loops》中提出了一種Loop?Cache結構。它的容量比指令Cache小，位于處理器內核和指令Cache之間，其控制器根據一類特殊的短后向跳轉指令來檢測和裝載應用程序中的循環。若處理器內核需要讀取的指令處于Loop?Cache中，則Loop?Cache控制器會關閉指令Cache，并將處理器內核取指通道切換到從Loop?Cache中取指。

Loop?Cache結構有如下缺點：

（1）不能高效處理循環體內包含分支的情況；

（2）對于嵌套循環，如果Loop?Cache控制器決定將最內層循環裝載到Loop?Cache中，則會出現同一段循環代碼重復裝載到Loop?Cache中的情況。

發明內容

針對現有技術中的上述問題，本發明實施例提供一種循環緩沖裝置以及循環緩沖方法。

根據本發明實施例的一個方面，提供了一種循環緩沖裝置，所述循環緩沖裝置包括循環檢測與裝載控制模塊、狀態控制器和數據存儲器，所述循環檢測與裝載控制模塊和所述狀態控制器相連，所述狀態控制器與所述數據存儲器相連，其中：所述循環檢測與裝載控制模塊，用于接收輸入信號，所述輸入信號包括分支偏移高位、分支指令地址、分支目標地址和取指地址，以及用于在有效循環分支指令第二次執行且第一次執行與第二次執行期間沒有執行其他的分支指令時將裝載控制信號置為有效，以及在有效循環分支指令第三次執行且第二次執行與第三次執行期間沒有執行其他的分支指令時將裝載完成信號置為有效，以及在所述取指地址處于所述數據存儲器中循環體地址范圍內時將跳入循環信號置為有效，以及在所述取指地址不處于所述數據存儲器中循環體地址范圍內時將跳出循環信號置為有效；所述狀態控制器，用于：在空閑狀態下，控制處理器內核從指令高速緩沖存儲器中讀取指令，以及在檢測到所述循環檢測與裝載控制模塊輸出的裝載控制信號有效時，將狀態轉換到裝載狀態，在檢測到所述循環檢測與裝載控制模塊輸出的跳入循環信號有效時，將狀態轉換到工作狀態；在裝載狀態下，控制處理器內核從指令高速緩沖存儲器中讀取指令，將從指令高速緩沖存儲器中返回的指令發送給處理器內核的同時寫入所述數據存儲器中，以及在檢測到所述循環檢測與裝載控制模塊輸出的裝載完成信號有效時，將狀態轉換到工作狀態；在工作狀態下，控制處理器內核從所述數據存儲器中讀取指令，在檢測到所述循環檢測與裝載控制模塊輸出的跳出循環信號有效時，將狀態轉換到空閑狀態。