[發明專利]CMOS遲滯過溫保護電路有效
| 申請號： | 201310099678.5 | 申請日： | 2013-03-26 |
| 公開（公告）號： | CN103199846A | 公開（公告）日： | 2013-07-10 |
| 發明（設計）人： | 施朝霞 | 申請（專利權）人： | 浙江工業大學 |
| 主分類號： | H03K19/0175 | 分類號： | H03K19/0175 |
| 代理公司： | 杭州天正專利事務所有限公司 33201 | 代理人： | 王兵;黃美娟 |
| 地址： | 310014 浙*** | 國省代碼： | 浙江;33 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | cmos 遲滯 保護 電路 | ||
1.CMOS遲滯過溫保護電路，其特征在于：包括由PNP晶體管Q0、電阻R2、電阻R3、電阻R4和PMOS開關管M11組成的核心過溫控制電路1，PMOS開關管M11柵電壓為保護電路輸出電壓Vout，所述PMOS開關管M11與電阻R4并聯，并聯的一端接電源電壓，并聯的另一端與所述電阻R3一端相連，所述電阻R3的另一端與PNP晶體管的基極相連，所述PNP晶體管Q0的發射極與電源電壓相連，所述PNP晶體管Q0的集電極與所述電阻R2的一端相連，所述電阻R2的另一端與地電壓相連。
2.如權利要求1所述的CMOS遲滯過溫保護電路，其特征在于：所述遲滯過溫保護電路還包括共源共柵恒流產生支路2，由電阻R1，NMOS晶體管M1，NMOS晶體管M2，NMOS晶體管M3，NMOS晶體管M4，NMOS晶體管M5和NMOS晶體管M6組成。所述電阻R1的一端與電源相連，所述電阻R1的另一端與NMOS晶體管M1的漏端相連，所述NMOS晶體管M1的漏端、柵端并聯，并與所述NMOS晶體管M2和所述NMOS晶體管M5的柵端相連，所述NMOS晶體管M1的源端與所述NMOS晶體管M3的漏端相連，所述NMOS晶體管M3的漏端、柵端并聯，并與所述NMOS晶體管M4和所述NMOS晶體管M6的柵端相連，所述NMOS晶體管M2的漏端與電源相連，所述NMOS晶體管M2的源端與所述NMOS晶體管M4的漏端相連，所述NMOS晶體管M5的源端與所述NMOS晶體管M6的漏端相連，所述NMOS晶體管M3、M4、M6的源端分別接地，所述NMOS晶體管M5的漏端作為支路2的輸出端與所述PNP晶體管Q0的基極相連。
3.如權利要求2所述的CMOS遲滯過溫保護電路，其特征在于：所述遲滯過溫保護電路還包括一個輸出信號電平控制支路3，由PMOS晶體管M7，PMOS晶體管M9，NMOS晶體管M8和NMOS晶體管M10組成，所述PMOS晶體管M7、NMOS晶體管M8的柵端相連，并與PNP晶體管的集電極相連，所述PMOS晶體管M7的漏端與所述PMOS開關管M11的漏端相連，所述PMOS晶體管M7的漏端與所述NMOS晶體管M8的漏端相連，并與所述PMOS晶體管M9和所述NMOS晶體管M10的柵端并連，所述NMOS晶體管M8的源端接地，所述PMOS晶體管M9的源端與電源相連，所述PMOS晶體管M9的漏端與所述NMOS晶體管M10的漏端相連，并與所述PMOS開關管M11的柵端相連，形成Vout輸出端，所述NMOS晶體管的源端接地。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于浙江工業大學，未經浙江工業大學許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201310099678.5/1.html，轉載請聲明來源鉆瓜專利網。
