[發(fā)明專利]具有掩埋位線的半導(dǎo)體器件及其制造方法有效
| 申請?zhí)枺?/td> | 201310098654.8 | 申請日: | 2013-03-26 |
| 公開(公告)號: | CN103515307B | 公開(公告)日: | 2018-01-19 |
| 發(fā)明(設(shè)計)人: | 明周鉉 | 申請(專利權(quán))人: | 愛思開海力士有限公司 |
| 主分類號: | H01L21/768 | 分類號: | H01L21/768;H01L23/528 |
| 代理公司: | 北京弘權(quán)知識產(chǎn)權(quán)代理事務(wù)所(普通合伙)11363 | 代理人: | 石卓瓊,俞波 |
| 地址: | 韓國*** | 國省代碼: | 暫無信息 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 具有 掩埋 半導(dǎo)體器件 及其 制造 方法 | ||
1.一種制造半導(dǎo)體器件的方法,所述方法包括以下步驟:
刻蝕襯底以形成具有側(cè)壁的多個本體,所述多個本體由多個溝槽分隔開,其中所述多個溝槽中的每個溝槽由所述多個本體中的相應(yīng)本體的側(cè)壁對限定;
在所述多個溝槽中的每個溝槽之下的所述襯底中形成硅化防止區(qū);以及
在所述多個本體的側(cè)壁上執(zhí)行硅化工藝,以在所述多個本體的每個本體中形成掩埋位線,其中所述掩埋位線的下表面與所述多個溝槽的底部基本上共面。
2.如權(quán)利要求1所述的方法,其中,所述硅化防止區(qū)防止在硅化工藝期間在所述襯底中形成金屬硅化物。
3.如權(quán)利要求1所述的方法,還包括以下步驟:
在形成所述掩埋位線之前,在所述硅化防止區(qū)之下的所述襯底中形成穿通防止區(qū)。
4.如權(quán)利要求1所述的方法,其中,形成所述掩埋位線的步驟還包括以下步驟:
在形成所述硅化防止區(qū)之前,在所述側(cè)壁對上形成鈍化層;
在形成所述硅化防止區(qū)之后,去除與所述多個溝槽中的每個溝槽的底部相鄰的所述鈍化層的部分,以限定暴露所述側(cè)壁對的開口部分;
在由所述開口部分暴露出的所述側(cè)壁對之上形成含金屬層;
通過退火在所述多個本體中的每個本體中形成金屬硅化物層;以及
去除任何剩余的含金屬層。
5.如權(quán)利要求1所述的方法,其中,所述掩埋位線包括鈷硅化物。
6.一種制造半導(dǎo)體器件的方法,所述方法包括以下步驟:
刻蝕含硅襯底以形成具有側(cè)壁的多個本體,所述多個本體由多個溝槽分隔開,其中所述多個溝槽中的每個溝槽由所述多個本體中的相應(yīng)本體的側(cè)壁對限定;
在所述側(cè)壁對上形成鈍化層;
在所述溝槽之下的所述襯底中形成硅化防止區(qū);
刻蝕所述鈍化層以限定開口部分,所述開口部分與所述多個溝槽的底部基本上共面并且暴露出所述側(cè)壁對;
在由所述開口部分暴露出的所述側(cè)壁對之上形成含金屬層;
通過將所述多個本體中的每個本體的由所述開口部分暴露出的部分硅化,形成穿過所述多個本體中的每個本體的整個厚度的金屬硅化物層;
去除任何剩余的含金屬層;以及
形成層間電介質(zhì)層以填充所述多個本體之間的空間。
7.如權(quán)利要求6所述的方法,還包括如下步驟:
在刻蝕所述鈍化層以限定出所述開口部分之前,在所述硅化防止區(qū)之下的所述襯底中形成穿通防止區(qū)。
8.如權(quán)利要求6所述的方法,其中,形成所述鈍化層的步驟包括以下步驟:
在限定所述多個溝槽的所述側(cè)壁對之上和在限定所述多個溝槽的底部的所述含硅襯底的表面之上形成第一鈍化層;
在所述第一鈍化層之上形成犧牲層,以部分地填充所述多個溝槽中的每個溝槽;
在所述側(cè)壁對上的所述第一鈍化層之上形成第二鈍化層;
去除所述犧牲層;以及
去除在限定所述多個溝槽的底部的所述含硅襯底的表面之上形成的所述第一鈍化層的部分。
9.如權(quán)利要求8所述的方法,其中,刻蝕所述鈍化層以限定所述開口部分的步驟還包括以下步驟:
利用所述第二鈍化層作為刻蝕掩模來去除所述第一鈍化層的暴露部分。
10.如權(quán)利要求7所述的方法,其中,形成所述硅化防止區(qū)的步驟還包括以下步驟:
將氟離子注入到所述襯底中。
11.如權(quán)利要求10所述的方法,其中,所述硅化防止區(qū)包括氟化硅區(qū)。
12.如權(quán)利要求6所述的方法,其中,所述金屬硅化物層包括鈷硅化物層。
13.一種制造半導(dǎo)體器件的方法,包括以下步驟:
刻蝕襯底以形成具有側(cè)壁的多個本體,所述多個本體由多個溝槽分隔開,其中所述多個溝槽中的每個溝槽由所述多個本體中的相應(yīng)本體的側(cè)壁對限定;
在所述多個溝槽中的每個溝槽之下的所述襯底中形成硅化防止區(qū);
在所述側(cè)壁對上執(zhí)行硅化,以在所述多個本體中的每個本體中形成掩埋位線,其中所述掩埋位線的下表面與所述多個溝槽的底部基本上對齊;以及
刻蝕所述多個本體以形成多個柱體,所述多個柱體要與相應(yīng)電容器連接并且包括垂直溝道晶體管的溝道區(qū)。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于愛思開海力士有限公司,未經(jīng)愛思開海力士有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310098654.8/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





