[發(fā)明專利]基于低等待時間接口的連網(wǎng)及用于該連網(wǎng)的處理裝置

有效

• 申請?zhí)枺?/td>: 201310092703.7
• 申請日: 2013-03-21
• 公開（公告）號: CN103338217B
• 公開（公告）日: 2018-04-13
• 發(fā)明（設(shè)計）人: 埃里克·路易斯·皮埃爾·巴迪;伊夫·米歇爾·馬里耶·馬塞;菲利普·弗朗索瓦·喬治·讓特里克
• 申請（專利權(quán)）人: 德州儀器公司
• 主分類號: H04L29/08
• 分類號: H04L29/08;H04L29/12;G06F15/173
• 代理公司: 北京律盟知識產(chǎn)權(quán)代理有限責(zé)任公司11287
• 代理人: 王璐

1.一種處理裝置，其包括：

起始處理器，其布置在第一襯底中，且經(jīng)布置以起始第一通信，所述第一通信包含目標(biāo)處理器識別符，所述目標(biāo)處理器識別符識別目標(biāo)處理器的正被請求的目標(biāo)資源；

第一裝置間接口，其布置在所述第一襯底中，以提供與布置在第二襯底中的對應(yīng)裝置間接口的點(diǎn)對點(diǎn)連接；

第二裝置間接口，其布置在所述第一襯底中，以提供與布置在第三襯底中的對應(yīng)裝置間接口的點(diǎn)對點(diǎn)連接；以及

裝置內(nèi)開關(guān)，其布置在所述第一襯底中以接收所述第一通信，從所述所接收第一通信的所述目標(biāo)處理器識別符確定所述目標(biāo)資源是否布置在所述第一襯底中，當(dāng)所述目標(biāo)資源布置在所述第一襯底中時將所述所接收第一通信轉(zhuǎn)發(fā)到所述目標(biāo)資源，且當(dāng)所述目標(biāo)資源布置在所述第一襯底之外的襯底中時將所述所接收第一通信轉(zhuǎn)發(fā)到所述第一和第二裝置間接口中的選定裝置間接口，其中響應(yīng)于路由信息來選擇所述選定裝置間接口，響應(yīng)于所述所接收第一通信的目標(biāo)資源識別符從路由圖接收所述路由信息。

2.根據(jù)權(quán)利要求1所述的裝置，其中所述襯底為其中形成有半導(dǎo)體結(jié)的硅襯底、半導(dǎo)體裸片堆疊和印刷電路板中的一者。

3.根據(jù)權(quán)利要求1所述的裝置，其中所述目標(biāo)和起始處理器中的每一處理器具有唯一識別符以及可尋址資源，且其中處理器經(jīng)布置以起始對選定處理器的可尋址資源的請求，且其中所述選定處理器經(jīng)布置以產(chǎn)生對所述選定處理器的可尋址資源的所述請求的響應(yīng)。

4.根據(jù)權(quán)利要求1所述的裝置，其中所述第一通信包含起始資源的起始資源識別符。

5.根據(jù)權(quán)利要求1所述的裝置，其中所述路由圖布置在所述第一襯底中，且包含布置在第二或第三襯底中的資源的資源識別符。

6.根據(jù)權(quán)利要求5所述的裝置，其中所述路由圖根據(jù)包含邏輯上與所述起始資源識別符相關(guān)聯(lián)的地址的地址范圍來選擇所述選定裝置間接口。

7.根據(jù)權(quán)利要求1所述的裝置，其中所述目標(biāo)處理器的正被請求的所述資源由位于所述處理裝置的地址范圍中的地址來尋址，其中所述處理裝置的所述地址范圍是由所述處理裝置的網(wǎng)絡(luò)共享的共用地址范圍的子范圍。

8.根據(jù)權(quán)利要求1所述的裝置，其中所述目標(biāo)處理器的正被請求的所述資源由選自與所述處理裝置相關(guān)聯(lián)的信號群組的信號選擇，其中所述處理裝置的所述信號群組選自經(jīng)布置以越過所述處理裝置的所述第一裝置間接口選擇處理資源的共用信號池。

9.根據(jù)權(quán)利要求1所述的裝置，其中所述第一和第二裝置間接口為使用基于堆疊的事務(wù)協(xié)議的低等待時間接口。

10.根據(jù)權(quán)利要求1所述的裝置，其包括軟件驅(qū)動器，所述軟件驅(qū)動器當(dāng)在處理器上執(zhí)行時，暴露所述第一和第二裝置間接口的功能性。

11.根據(jù)權(quán)利要求1所述的裝置，其中第二通信由所述目標(biāo)處理器響應(yīng)由所述起始處理器產(chǎn)生的所述第一通信而產(chǎn)生。

12.一種連網(wǎng)系統(tǒng)，其包括：

第一處理裝置，其布置在第一襯底中，其中所述第一處理裝置包含：起始處理器；

第一和第二裝置間接口，其各自經(jīng)布置以提供與對應(yīng)裝置間接口的點(diǎn)對點(diǎn)連接；以及第一裝置內(nèi)開關(guān)，其經(jīng)布置以從所述起始處理器接收請求通信，所述請求通信包含識別目標(biāo)處理器的正被請求的目標(biāo)資源的目標(biāo)處理器識別符，所述第一裝置內(nèi)開關(guān)經(jīng)布置以從所述所接收請求通信的所述目標(biāo)處理器識別符確定所述目標(biāo)資源是否布置在不同于所述第一處理裝置的處理裝置中，且所述第一裝置內(nèi)開關(guān)經(jīng)布置以在所述目標(biāo)資源布置在不同于所述第一處理裝置的處理裝置中時，將所述所接收請求通信轉(zhuǎn)發(fā)到所述第一和第二裝置間接口中的選定裝置間接口；

第一物理媒體，其耦合在所述第一裝置間接口與第三裝置間接口之間，所述第三裝置間接口經(jīng)布置以提供與所述第一裝置間接口的點(diǎn)對點(diǎn)連接；以及

第二處理裝置，其布置在第二襯底中，其中所述第二處理裝置包含第二處理裝置處理器、所述第三裝置間接口以及第二裝置內(nèi)開關(guān)，所述第二裝置內(nèi)開關(guān)經(jīng)布置以從所述第三裝置間接口接收所述所轉(zhuǎn)發(fā)請求通信，從所述所轉(zhuǎn)發(fā)請求通信的所述目標(biāo)處理器識別符確定所述第二處理裝置處理器的目標(biāo)資源是否由所述目標(biāo)處理器識別符識別，且在所述第二處理裝置處理器的目標(biāo)資源由所述目標(biāo)處理器識別符識別時，將所述所轉(zhuǎn)發(fā)請求通信轉(zhuǎn)發(fā)到所述第二處理裝置處理器。