[發明專利]一種CCD驅動時序處理裝置

有效

• 申請號: 201310089525.2
• 申請日: 2013-03-19
• 公開（公告）號: CN103139493A
• 公開（公告）日: 2013-06-05
• 發明（設計）人: 羊海龍;劉強
• 申請（專利權）人: 浙江宇視科技有限公司
• 主分類號: H04N5/372
• 分類號: H04N5/372
• 代理公司: 北京博思佳知識產權代理有限公司 11415
• 代理人: 林祥

技術領域

本發明涉及成像技術，尤其涉及一種CCD驅動時序處理裝置。

背景技術

對于相機的成像器件CCD而言，其工作需要相應的驅動時序。使用FPGA可以方便地生成出CCD驅動時序。目前現有技術中通常采用計數器控制CCD驅動時序的信號沿變化。

請參考圖1，其所示為Sony公司出售的型號為ICX625AQA的CCD驅動時序的部分截圖。其中“VΦ1”信號在“0到6123”計數區間（僅僅示意到4865）內“有9個上升沿＋9個下降沿”。一般采用如下邏輯實現：

如果(計數器值＝計數值1)||(計數器值＝計數值2)||……||((計數器值＝計數值9))，那么“VΦ1”信號上升至高電平；

如果(計數器值＝計數值1’)||(計數器值＝計數值2')||……||((計數器值＝計數值9’))，那么，“VΦ1”信號下降至低電平；

如果計數器值＝其他計數值，那么“VΦ1”信號維持原值。

該實現方案有如下的問題：

首先，其判斷條件是組合邏輯，而且驅動時序信號翻轉越多，組合邏輯越龐大，這對有限的FPGA資源是巨大的開銷，極易導致邏輯內部建立保持時間難以滿足，隨著CCD驅動信號的增加和信號的翻轉次數的增加，這個缺點更加顯著。

其次，對于開發和維護而言，開發人員需要檢查的“信號翻轉點”非常分散，需要開發和維護人員非常耐心、仔細地檢查，否則極易引發錯誤；在開發維護過程中，若遇到一些驅動時序需要切換的場合，則需要付出極大的開發工作量。

中國專利申請第201120214667號公布了一種基于FPGA的CCD控制電路，中國專利申請第201110106977公布一種高清攝像機自適應數字化外同步的方法，以上兩種方案均采用復雜的計數器、狀態機、移位器等組合設計方案，其特點都是邏輯設計難度大、資源開銷大、維護成本高。

發明內容

有鑒于此，本發明提供一種CCD驅動時序處理裝置，包括：時序管理模塊、時序存儲模塊以及時序輸出模塊，其中：所述時序存儲模塊，用于存儲CCD驅動時序表，該CCD驅動時序表包括若干數據列，其中每一數據列均包括CCD跳變序列數據；所述時序輸出模塊，連接與所述時序存儲模塊，并用于從該存儲模塊的CCD驅動時序表中讀取每一數據列中的CCD跳變序列數據，并根據該CCD跳變序列數據輸出對應的CCD驅動時序信號給CCD器件。

與現有技術相比，本發明通過將CCD驅動時序信號對應的CCD跳變序列數據存儲起來，然后通過跳變間隔這一參數有節奏地讀取數據生成CCD驅動時序信號不僅解決了現有技術中實現方案復雜的問題，還解決了CCD驅動時序升級更新困難的問題，同時本發明的實現成本更加低廉。

附圖說明

圖1是一種典型的CCD驅動時序圖。

圖2是本發明一種CCD驅動時序處理裝置的邏輯結構圖。

圖3是本發明一種實施方式中RAM中數據存儲的結構示意圖。

圖4是本發明一種實施方式中引入跳變點的CCD驅動時序的示意圖。

圖5是本發明一種實施方式中CCD驅動時序表的示意圖。

具體實施方式

請參考圖2，本發明提供一種CCD驅動時序處理裝置，其可廣泛應用于包括監控攝像機在內的各種相機設備上。在優選的方式中，該裝置可以基于可編程的邏輯器件實現，當然也可以使用軟件或硬件等方式實現。該裝置包括時序管理模塊、時序存儲模塊以及時序輸出模塊。在優選的方式中，所述時序存儲模塊可以采用RAM或ROM來實現。以RAM為例，時序管理模塊可以將開發人員下發的CCD驅動時序表更新到RAM中，CCD驅動時序表內的表項數據代表了CCD驅動時序信號。在RAM被更新之后，時序輸出模塊就可以從CCD驅動時序表中讀取數據進而輸出對應的CCD驅動時序信號來驅動CCD器件工作。

請參考圖3，值得注意的是，時序輸出模塊實際上提供一個查表控制功能，具體實現時可以使用一個RAM控制電路來實現，由于時序輸出模塊主要工作是讀取數據并相應輸出驅動時序信號，因此如果想改變CCD驅動時序，只需要更改RAM中存儲的數據即可。開發人員每次僅僅需要通過時序管理模塊來刷新RAM中的CCD驅動時序表的數據即可完成CCD驅動時序信號輸出的升級。