[發明專利]閃存存儲器的驗證裝置

有效

• 申請號: 201310089068.7
• 申請日: 2013-03-20
• 公開（公告）號: CN104064222B
• 公開（公告）日: 2017-03-01
• 發明（設計）人: 陳敏修
• 申請（專利權）人: 華邦電子股份有限公司
• 主分類號: G11C29/56
• 分類號: G11C29/56
• 代理公司: 隆天知識產權代理有限公司72003
• 代理人: 趙根喜,呂俊清

技術領域

本發明是有關于一種驗證裝置，且特別是有關于一種閃存存儲器的驗證裝置。

背景技術

閃存存儲器(Flash Memory)元件由于具有可多次進行數據的存入、讀取、擦除等動作，且存入的數據在斷電后也不會消失的優點，所以已成為個人電腦和電子設備所廣泛采用的一種非易失性存儲器元件。

典型的閃存存儲器的存儲單元以摻雜的多晶硅制作浮置柵極(Floating Gate)與控制柵極(Control Gate)。而且，控制柵極直接設置在浮置柵極上，浮置柵極與控制柵極的間以介電層相隔，而浮置柵極與基底間以穿隧氧化層(Tunneling Oxide)相隔(亦即所謂堆疊柵極閃存存儲器)。

當對閃存存儲器進行數據寫入的操作時，是通過于控制柵極與源極/漏極區施加偏壓，以使電子注入浮置柵極中。在讀取閃存存儲器中的數據時，于控制柵極上施加一工作電壓，此時浮置柵極的帶電狀態會影響其下通道(Channel)的開/關，而此通道的開/關即為判讀數據值“0”或“1”的依據。當閃存存儲器在進行數據的擦除時，將基底、漏(源)極區或控制柵極的相對電位提高，并利用穿隧效應使電子由浮置柵極穿過穿隧氧化層而排至基底或漏(源)極中(即Substrate Erase或Drain(Source)Side Erase)，或是穿過介電層而排至控制柵極中。

對于閃存存儲器而言，其通常以通道熱電子(Channel Hot-Electron，CHE)注入模式進行程序化，并且利用F-N(Fowler-Nordheim)穿隧模式將電子從浮置柵極經由穿隧氧化層拉出至通道中以進行擦除。然而，使用F-N穿隧模式擦除閃存存儲器中的數據時，由于從浮置柵極排出的電子數量不易控制，故易使浮置柵極排出過多電子而帶有正電荷而產生所謂的過度擦除(Over-Erase)，并導致起始電壓分布變廣與位元線漏電流。而當此過度擦除現象太過嚴重時，甚至會使浮置柵極下方的通道在控制柵極未加工作電壓時即持續呈導通狀態，并導致數據的誤判。

發明內容

本發明提供一種閃存存儲器的驗證裝置，其可用以驗證閃存存儲器的過度擦除現象。

本發明提出一種閃存存儲器的驗證裝置，包括測試控制器以及放電電路。測試控制器提供電源電壓，并且用以驗證閃存存儲器的擦除操作。放電電路耦接測試控制器與閃存存儲器。放電電路受控于測試控制器而決定是否致能，并且于致能時提供放電路徑。其中，測試控制器發出擦除指令以使閃存存儲器進行擦除操作，并且在閃存存儲器進行擦除操作的擦除期間內停止提供電源電壓并且致能放電電路，使得閃存存儲器經由放電路徑進行放電，藉以檢查閃存存儲器是否發生過度擦除。

在本發明一實施例中，閃存存儲器具有電源端，放電電路包括放電開關以及第一電阻。放電開關的第一端耦接電源端，且放電開關的控制端接收測試控制器的第一控制信號，其中放電開關依據第一控制信號而導通或截止。第一電阻的一端耦接放電開關的第二端，且第一電阻的另一端耦接接地電壓。

在本發明一實施例中，測試控制器依序地在擦除期間內的多個時間點停止提供電源電壓并且導通放電開關，以分別檢查在所述多個時間點下是否發生過度擦除。

基于上述，本發明實施例提出一種閃存存儲器的驗證裝置，其可通過在擦除期間內的多個時間點下控制電源電壓的提供以及放電電路的禁致能，以驗證閃存存儲器在擦除期間內的某些特定時間點下是否會發生過度擦除的現象，進而有效地提升驗證的準確性。

為讓本發明的上述特征和優點能更明顯易懂，下文特舉實施例，并配合所附圖式作詳細說明如下。

附圖說明

圖1為一種閃存存儲器的驗證裝置的示意圖。

圖2為本發明一實施例的閃存存儲器進行擦除操作的信號示意圖。

圖3為本發明一實施例的閃存存儲器的驗證裝置的示意圖。

圖4為依照圖3實施例的閃存存儲器的驗證裝置的電路示意圖。

圖5為本發明另一實施例的閃存存儲器的驗證裝置的示意圖。

圖6為閃存存儲器的電源啟動重置特性的示意圖。

圖7為依照圖5實施例的閃存存儲器的驗證裝置的電路示意圖。

圖8為本發明一實施例的從不同電壓電平啟動時的電源啟動重置特性的示意圖。

圖9為本發明一實施例的不同充電速率下的電源啟動重置特性的示意圖。

其中，附圖標記說明如下：

10：閃存存儲器

12：啟動重置電路

14：存儲器電路

100、300、400、600、700：驗證裝置