[發(fā)明專利]一種像素電極層、陣列基板、顯示面板和顯示裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201310088712.9
• 申請(qǐng)日: 2013-03-19
• 公開（公告）號(hào): CN104062814A
• 公開（公告）日: 2014-09-24
• 發(fā)明（設(shè)計(jì)）人: 姜文博;陳小川;李月;薛海林
• 申請(qǐng)（專利權(quán)）人: 北京京東方光電科技有限公司
• 主分類號(hào): G02F1/1343
• 分類號(hào): G02F1/1343;H01L27/12
• 代理公司: 北京派特恩知識(shí)產(chǎn)權(quán)代理有限公司 11270
• 代理人: 蔣雅潔;程立民

技術(shù)領(lǐng)域

本發(fā)明涉及液晶顯示技術(shù)領(lǐng)域，尤其涉及一種像素電極層、陣列基板、顯示面板和顯示裝置。

背景技術(shù)

隨著液晶顯示裝置廣泛地推廣和應(yīng)用，對(duì)液晶顯示器提出了越來越高的要求，尤其是對(duì)于提高開口率提出了很高的要求。所謂液晶顯示器的開口率，是指除去每一個(gè)像素的配線部、晶體管部(通常采用黑矩陣隱藏)后的光線通過部分的面積與每一個(gè)像素整體面積的比值。開口率越高，光線通過的效率越高。

目前，液晶顯示器制造過程中的像素電極層，是通過在鈍化層(PVX層)之后進(jìn)行濺射的工藝來實(shí)現(xiàn)的，所有的像素電極層都在同一平面、即屬于同一層，像素結(jié)構(gòu)如圖1所示。圖1中，101為柵(Gate)線層，102為數(shù)據(jù)線(S/D，源極/漏極)層，103為像素電極層；圖1中的像素電極層103都在同一平面、即屬于同一層。

圖1中區(qū)域a的剖面結(jié)構(gòu)如圖2所示，從下至上，依次為柵線層101、柵絕緣(GI，Gate Insulator)層104、有源(Active)層105、數(shù)據(jù)線層102(包括1021為源極，1022為漏極)、PVX層106、像素電極層103，其中，像素電極層103與數(shù)據(jù)線層102通過PVX層106的過孔相連。圖1中區(qū)域b的剖面結(jié)構(gòu)如圖3所示，從下至上，依次為GI層104、數(shù)據(jù)線層102、PVX層106、像素電極層103。

在傳統(tǒng)的顯示裝置中，由于像素電極都是在同一平面、即只有一層像素電極層，這樣在制作過程中，相鄰像素中的像素電極不能離得太近，否則就會(huì)因?yàn)槭芟抻诳涛g設(shè)備的精度而導(dǎo)致相鄰像素的像素電極刻蝕不干凈、進(jìn)而使得相鄰像素的像素電極之間存在連接；由于相鄰像素的像素電極之間沒有刻蝕干凈，因此在實(shí)際顯示時(shí)連接處的像素電極材料也會(huì)發(fā)光，導(dǎo)致顯示亮點(diǎn)。目前通常采用相鄰像素的像素電極之間留有較大空隙(根據(jù)刻蝕設(shè)備的精度來確定)的方式，這種方式雖然能夠解決以上問題，但會(huì)造成像素電極的面積縮小，由此導(dǎo)致顯示區(qū)域縮小，進(jìn)而導(dǎo)致開口率降低。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明的主要目的在于提供一種像素電極層、陣列基板、顯示面板和顯示裝置，以提升顯示裝置的開口率。

為達(dá)到上述目的，本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的：

本發(fā)明提供一種像素電極層，所述像素電極層包括第一像素電極層、第二像素電極層和絕緣層，所述絕緣層位于所述第一像素電極層和第二像素電極層之間，使所述第一像素電極層和第二像素電極層之間絕緣，且所述第一像素電極層的像素電極和所述第二像素電極層的像素電極呈交替排列。

本發(fā)明還提供一種陣列基板，包括所述像素電極層。

所述陣列基板還包括柵絕緣層和鈍化層，所述絕緣層包括第一絕緣層和第二絕緣層，所述第一絕緣層靠近所述第一像素電極層且與所述柵絕緣層材料相同，所述第二絕緣層靠近所述第二像素電極層且與所述鈍化層材料相同。

所述陣列基板還包括多個(gè)薄膜晶體管，所述薄膜晶體管具有漏極，所述第一像素電極層的像素電極通過貫穿所述柵絕緣層的過孔與所述薄膜晶體管的漏極相連，所述第二像素電極層的像素電極通過貫穿所述鈍化層的過孔與薄膜晶體管的漏極相連。

所述絕緣層與所述鈍化層材料相同。

本發(fā)明還提供一種顯示面板，包括所述的陣列基板。

本發(fā)明還提供一種顯示裝置，包括所述的顯示面板。

本發(fā)明所提供的一種像素電極層、陣列基板、顯示面板和顯示裝置，采用兩層像素電極層，由于這兩像素電極層不在同一層，因此可以增大像素電極的面積，從而在盡量增大像素開口率的情況下不必?fù)?dān)心會(huì)有像素電極之間的誤連接產(chǎn)生；此外，存儲(chǔ)電容也得到了大幅提升，對(duì)閃爍(flicker)等不良現(xiàn)象的避免起到了重要作用。

附圖說明

圖1為現(xiàn)有技術(shù)中陣列基板的像素結(jié)構(gòu)示意圖；

圖2為圖1中區(qū)域a的剖面結(jié)構(gòu)示意圖；

圖3為圖1中區(qū)域b的剖面結(jié)構(gòu)示意圖；

圖4為本發(fā)明實(shí)施例的一種陣列基板的像素結(jié)構(gòu)示意圖；

圖5為圖4中區(qū)域A的一種剖面結(jié)構(gòu)示意圖；

圖6為圖4中區(qū)域B的一種剖面結(jié)構(gòu)示意圖；

圖7為圖4中區(qū)域C的一種剖面結(jié)構(gòu)示意圖；

圖8為本發(fā)明實(shí)施例的陣列基板制作工藝的流程圖；

圖9為圖4中區(qū)域A的另一種剖面結(jié)構(gòu)示意圖；

圖10為圖4中區(qū)域B的另一種剖面結(jié)構(gòu)示意圖；

圖11為圖4中區(qū)域C的另一種剖面結(jié)構(gòu)示意圖；

圖12為本發(fā)明實(shí)施例的一種像素電極交替排列方式的示意圖。

附圖標(biāo)記說明：