[發明專利]全差分低噪聲放大器

在審

• 申請號: 201310088535.4
• 申請日: 2013-03-19
• 公開（公告）號: CN104065355A
• 公開（公告）日: 2014-09-24
• 發明（設計）人: 朱紅衛;唐敏;劉國軍;趙郁煒
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H03F3/45
• 分類號: H03F3/45;H03F1/26
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

1.一種全差分低噪聲放大器，其特征在于，包括：由第一NMOS管、第二NMOS管、第一PMOS管和第二PMOS管組成的共源共柵全差分放大電路，以及由第三PMOS管和第四PMOS管組成的增益切換電路；

所述第一NMOS管和所述第二NMOS管的柵極分別通過一個輸入匹配網絡電路和一對差分輸入信號中的一個連接；

所述第一NMOS管和所述第二NMOS管的源極分別和源極負載網絡電路相連；

所述第一NMOS管的漏極和所述第一PMOS管的漏極相連，所述第二NMOS管的漏極和所述第二PMOS管的漏極相連；

所述第一PMOS管和所述第二PMOS管的柵極都連接電源；

所述第一PMOS管和所述第二PMOS管的源極輸出一對差分輸出信號；

所述第一PMOS管和所述第二PMOS管的源極分別和輸出負載網絡電路相連；

所述第三PMOS管的漏極和所述第一PMOS管的漏極連接，所述第四PMOS管的漏極和所述第二PMOS管的漏極連接；所述第三PMOS管和所述第四PMOS管的源極都接電源；所述第三PMOS管和所述第四PMOS管的柵極都接增益控制信號；

所述第三PMOS管和所述第一PMOS管形成并聯結構，所述第四PMOS管和所述第二PMOS管形成并聯結構；當所述增益控制信號為高電平時，所述第三PMOS管和所述第四PMOS管關斷，全差分低噪聲放大器處于高增益工作模式；當所述增益控制信號為低電平時，所述第三PMOS管和所述第四PMOS管源漏導通而使所述第三PMOS管和所述第四PMOS管的信號鏈路加入，使得所述共源共柵全差分放大電路的輸出阻抗減少，所述全差分低噪聲放大器處于低增益工作模式，所述低增益工作模式的增益比所述高增益工作模式的增益低。

2.如權利要求1所述的全差分低噪聲放大器，其特征在于：所述第一NMOS管和所述第二NMOS管的柵極連接的所述輸入匹配網絡電路的結構相同且都分別包括：第一電感、第一電阻、第一電容、第三NMOS管和第一電流源；

所述第一電感的第一端用于連接所述第一NMOS管和所述第二NMOS管的柵極中的一個；所述第一電感的第二端和所述第一電阻的第一端連接，且所述第一電感的第二端用于輸入一對所述差分輸入信號中的一個；

所述第一電容連接于所述第一電阻的第二端和地之間；

所述第三NMOS管的漏極和柵極都連接所述第一電阻的第二端，所述第三NMOS管的漏極接入所述第一電流源，所述第三NMOS管的源極接地。

3.如權利要求1所述的全差分低噪聲放大器，其特征在于：所述源極負載網絡電路包括第二電感和第二電阻；

所述第二電感的兩端分別連接所述第一NMOS管和所述第二NMOS管的源極中的一個，在所述第二電感的中間值位置處和地之間連接所述第二電阻。

4.如權利要求1所述的全差分低噪聲放大器，其特征在于：所述輸出負載網絡電路包括第三電感和第三電阻；

所述第三電感的兩端分別連接所述第一PMOS管和所述第二PMOS管的源極中的一個，在所述第三電感的中間值位置處和電源之間連接所述第三電阻。