[發(fā)明專利]存儲器

有效

• 申請?zhí)枺?/td>: 201310088451.0
• 申請日: 2013-03-19
• 公開（公告）號: CN103187087A
• 公開（公告）日: 2013-07-03
• 發(fā)明（設計）人: 亞歷山大;俞冰
• 申請（專利權(quán)）人: 西安華芯半導體有限公司
• 主分類號: G11C7/06
• 分類號: G11C7/06;G11C7/12
• 代理公司: 西安智邦專利商標代理有限公司 61211
• 代理人: 楊引雪

技術(shù)領(lǐng)域

本發(fā)明涉及一種存儲器，屬于芯片的結(jié)構(gòu)設計。

背景技術(shù)

隨著工藝尺寸的縮小，為減小單元尺寸的芯片面積，采用開路位線結(jié)構(gòu)。如圖1所示，1，3，5是存儲陣列，由一根或多根字線wl和位線(BL_0、BL_e)組成，2，4是靈敏放大器陣列，由一個或多個靈敏放大器組成。當對存儲陣列3進行操作時，3中的字線WL被激活，其它的字線處于未激活狀態(tài)，與該字線相連的存儲單元的信息通過與存儲單元相連的位線，如圖1中偶數(shù)位線BL_e和奇數(shù)位線BL_o，傳遞到2，4中的靈敏放大器，通過該靈敏放大器可以對存儲單元進行讀寫操作。輸入到2，4的位線有兩種，一種來自于要進行操作的存儲陣列，用于傳遞存儲單元中的信息，另一種來自于未被激活的存儲陣列，作為靈敏放大器的比較基準，因此需要2和4兩個靈敏放大器陣列來處理一根字線上的存儲單元的數(shù)據(jù)。而且對于任何一個存儲陣列的讀寫操作都需要另兩塊相鄰的存儲陣列提供基準位線。

由于開路位線結(jié)構(gòu)的特點，即需要相鄰的存儲陣列提供基準位線，為了讀寫邊界的存儲陣列，需要加入額外的存儲陣列提供基準位線。

如圖2所示，其中0,1,2,3,4,5,6,7為正常的存儲陣列，0‘和7’為額外的存儲陣列。100為圖1中的2,4所示靈敏放大器陣列。正常的存儲陣列和額外的存儲陣列具有相同的芯片面積和相同數(shù)目的存儲單元。由于加入的兩個額外的存儲陣列中的存儲單元不能讀寫，則大大降低了晶元面積利用率，同時提高了產(chǎn)品的成本。

發(fā)明內(nèi)容

本發(fā)明提供一種存儲器，主要解決了現(xiàn)有存儲器中加入的兩個額外的存儲陣列中的存儲單元不能讀寫，從而導致晶元面積利用率低，產(chǎn)品成本高的問題。

本發(fā)明的具體技術(shù)解決方案如下：

該存儲器包括多個存儲陣列，各存儲陣列之間均設置有靈敏放大器陣列；兩端部存儲陣列的外側(cè)設置有基準電位提供模塊，基準電位提供模塊與端部存儲陣列之間設置有靈敏放大器陣列；所述基準電位提供模塊是選通管，選通管與存儲陣列中的選通管類型相同，大小為存儲陣列中的選通管大小的N倍，N為一個字線上所連接的存儲單元的個數(shù)。

該存儲器包括多個存儲陣列，各存儲陣列之間均設置有靈敏放大器陣列；兩端部存儲陣列的外側(cè)設置有基準電位提供模塊，基準電位提供模塊與端部存儲陣列之間設置有靈敏放大器陣列；所述基準電位提供模塊是電容，所述電容的一個極板與位線材質(zhì)相同且面積與存儲單元的位線面積相同，另一個極板為襯底。

本發(fā)明的優(yōu)點在于：

該存儲器提高晶元面積利用率，極大地減少了芯片的體積和加工成本。

附圖說明

圖1為芯片結(jié)構(gòu)示意圖；

圖2為現(xiàn)有技術(shù)芯片原理圖；

圖3為本發(fā)明芯片原理圖；

圖4為存儲單元連接圖；

圖5為基準電位提供模塊一種實施例示意圖；

圖6為基準電位提供模塊另一種實施例示意圖；

具體實施方式

以下結(jié)合具體實施例對本發(fā)明進行詳述：

請參閱圖1所示，其中1,2,3,4,5,6,7為正常存儲陣列，100為圖1中的2,4所示靈敏放大器陣列，8‘和8“為基準電位提供模塊用于替代提供基準位線的陣列。在DRAM存儲器中，陣列的讀出原理如圖4所示。

圖4中，M1和Ccell組成存儲單元，M1為存儲單元選通管，Ccell存儲單元電容，BL為存儲單元的位線，WL為存儲單元的字線，BL_ref為該存儲單元對應的基準位線，Cbl為位線上的寄生電容，Cref_bl為基準位線上的寄生電容，2為讀出放大器。在無操作時，存儲單元的位線和存儲單元對應的基準位線預充到同一電位，字線為低電平。在讀出時，字線（WL）為正電壓將存儲單元電容連接到位線（BL）上，在存儲單元電容和位線上的寄生電容中的電荷被重新分配，使得位線上的電壓發(fā)生變化，變化后的存儲單元位線上電壓與基準位線上的電壓進行比較，讀出存儲單元存儲的邏輯值。由于讀出放大器比較的是兩個電壓，而這兩個電壓都是由電荷在電容中存儲形成的，因此作為產(chǎn)生基準電壓的基準位線，要求其上的電容與存儲單元的位線上的電容相等，同時電容中的電荷的數(shù)量與漏電流相關(guān)，因此還要求基準位線上的漏電流和存儲單元的位線上的漏電流相等。而陣列中漏電流來自組成存儲單元的存儲單元選通管。因此在8‘和8“中，采用圖5中結(jié)構(gòu)產(chǎn)生基準電壓。