[發明專利]用于輸出緩沖器的放大器、信號處理設備和放大器電路

有效

• 申請號: 201310087376.6
• 申請日: 2013-03-19
• 公開（公告）號: CN103326681B
• 公開（公告）日: 2017-09-29
• 發明（設計）人: 金炯泰;車首益
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H03F3/45
• 分類號: H03F3/45;H03F1/02
• 代理公司: 北京銘碩知識產權代理有限公司11286
• 代理人: 韓明星,郭鴻禧

1.一種用于輸出緩沖器的放大器，所述放大器包括：

運算放大器，包括第一輸入端、第二輸入端和輸出端，運算放大器被構造為產生輸入偏置電流，對施加到第一輸入端和第二輸入端的信號之間的電壓差進行放大，并輸出放大的電壓差；和

自偏置電路，連接到第一輸入端和第二輸入端，自偏置電路被構造為當施加到第一輸入端和第二輸入端的信號之間的電壓差等于或大于預定電壓時產生第一電流路徑或第二電流路徑，在第一電流路徑或第二電流路徑上產生尾電流，將產生的尾電流加入到運算放大器的輸入偏置電流中，

其中，第二輸入端連接到輸出端。

2.根據權利要求1所述的放大器，其中，當施加到第一輸入端和第二輸入端的信號之間的電壓差小于預定電壓時，不產生第一電流路徑和第二電流路徑。

3.根據權利要求1所述的放大器，其中，自偏置電路通過使用電流鏡電路將在第一電流路徑或第二電流路徑上產生的尾電流加入到運算放大器的輸入偏置電流中。

4.根據權利要求1所述的放大器，其中，第一電流路徑和第二電流路徑中的每個包括以級聯結構連接在電源軌和接地軌之間的多個晶體管，

其中，所述多個晶體管包括至少一對串聯連接的NMOS晶體管和PMOS晶體管，NMOS晶體管和PMOS晶體管共享源極端。

5.根據權利要求4所述的放大器，其中，NMOS晶體管的漏極端連接到第一節點，PMOS晶體管的漏極端連接到比第一節點更靠近接地軌的第二節點。

6.根據權利要求4所述的放大器，其中，第二電流路徑的NMOS晶體管的柵極端連接到第一輸入端，第二電流路徑的PMOS晶體管的柵極端連接到第二輸入端，

其中，第一電流路徑的NMOS晶體管的柵極端連接到第二輸入端，第一電流路徑的PMOS晶體管的柵極端連接到第一輸入端。

7.根據權利要求1所述的放大器，其中，第一電流路徑和第二電流路徑中的每個包括四個晶體管的組，所述四個晶體管以級聯結構連接在電源軌和接地軌之間，

其中，所述四個晶體管的組包括：第一PMOS晶體管，第一PMOS晶體管的源極端連接到電源軌，第一PMOS晶體管的柵極端和漏極端連接到第一節點；第一NMOS晶體管，第一NMOS晶體管的漏極端連接到第一節點，第一NMOS晶體管的源極端連接到第三節點；第二PMOS晶體管，第二PMOS晶體管的源極端連接到第三節點，第二PMOS晶體管的漏極端連接到第二節點；第二NMOS晶體管，第二NMOS晶體管的柵極端和漏極端連接到第二節點，第二NMOS晶體管的源極端連接到接地軌，和

其中，第一輸入端連接到第一NMOS晶體管的柵極端或第二PMOS晶體管的柵極端。

8.根據權利要求7所述的放大器，其中，第一電流路徑的第一NMOS晶體管的柵極端連接到第二輸入端，第一電流路徑的第二PMOS晶體管的柵極端連接到第一輸入端，和

其中，第二電流路徑的第一NMOS晶體管的柵極端連接到第一輸入端，第二電流路徑的第二PMOS晶體管的柵極端連接到第二輸入端。

9.根據權利要求7所述的放大器，其中，自偏置電路還包括用于電流鏡像的第三PMOS晶體管和第三NMOS晶體管，和

其中，第三PMOS晶體管的柵極端連接到第一節點，第三PMOS晶體管的源極端連接到電源軌，第三PMOS晶體管的漏極端連接到施加運算放大器的第一輸入偏置電流的節點，第三NMOS晶體管的柵極端連接到第二節點，第三NMOS晶體管的源極端連接到接地軌，第三NMOS晶體管的漏極端連接到施加運算放大器的第二輸入偏置電流的節點。

10.根據權利要求1所述的放大器，其中，第一電流路徑和第二電流路徑中的每個包括以級聯結構連接在電源軌和接地軌之間的多個晶體管，和

其中，第一輸入端連接到晶體管中的第一晶體管的柵極端，第二輸入端連接到第一晶體管的源極端。