[發(fā)明專利]一種基于x86體系結構處理器的VME單板計算機裝置

無效

• 申請?zhí)枺?/td>: 201310086614.1
• 申請日: 2013-03-19
• 公開（公告）號: CN103324596A
• 公開（公告）日: 2013-09-25
• 發(fā)明（設計）人: 馬曉川;鄢社鋒;李賓;楊力;林格平;秦博
• 申請（專利權）人: 中國科學院聲學研究所
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 北京法思騰知識產權代理有限公司 11318
• 代理人: 楊小蓉;楊青

1.一種基于X86體系結構處理器的VME單板計算機裝置，所述裝置包括CPU模塊(101)、PCI或PCIE總線橋芯片(201)以及接口模塊(301)，其中

所述CPU模塊(101)為嵌入式計算機模塊，通過PCI或PCIE總線連接于所述PCI或PCIE總線橋芯片(201)，包括處理器、內存，包括PCI總線、PCIE總線、SATA接口、USB接口、千兆以太網(wǎng)接口、VGA接口；

所述PCI或PCIE總線橋芯片(201)，通過PCI或PCIE總線連接于所述CPU模塊(101)和通過本地總線連接于所述接口模塊(301)，用于PCI或PCIE總線到本地總線之間的轉換；

所述接口模塊(301)，通過本地總線連接于連接于所述PCI或PCIE總線橋芯片(201)，用于通過FPGA實現(xiàn)本地總線到VME總線的轉換。

2.如權利要求1所述的裝置，其中所述CPU模塊(101)通過PCI或PCIE總線訪問所述PCI或PCIE總線橋芯片(201)的本地總線存儲空間和IO空間。

3.如權利要求1所述的裝置，所述PCI或PCIE總線橋芯片(201)的本地總線包括地址線LA[31:2]、數(shù)據(jù)線LD[31:0]、地址選通信號、讀寫信號、空閑信號，VME總線包括地址線A[31:0]、數(shù)據(jù)線D[31:0]、地址選通信號、數(shù)據(jù)鎖存信號、數(shù)據(jù)傳輸應答信號、讀寫信號。

4.如權利要求1所述的裝置，其中所述接口模塊(301)通過FPGA內部的狀態(tài)機實現(xiàn)本地總線到VME總線的轉換，狀態(tài)機由VHDL硬件編程語言設計。

5.如權利要求1所述的裝置，其中所述本地總線除了可以通過接口模塊(301)訪問VME總線，還可以訪問接口模塊(301)內部設立的寄存器。

6.如權利要求1所述的裝置，其中接口模塊(301)上設置LVDS接口，所述LVDS接口連接到接口模塊(301)內部的FIFO，時鐘線作為FIFO的讀寫信號，幀同步線作為FIFO的使能信號，數(shù)據(jù)線連接到FIFO的數(shù)據(jù)線。