[發明專利]交錯排列式可編程邏輯器件

有效

• 申請號: 201310085574.9
• 申請日: 2013-03-15
• 公開（公告）號: CN103199854B
• 公開（公告）日: 2016-11-30
• 發明（設計）人: 黃志軍;王元;陳利光;趙永勝
• 申請（專利權）人: 上海安路信息科技有限公司
• 主分類號: H03K19/177
• 分類號: H03K19/177
• 代理公司: 上海一平知識產權代理有限公司 31266
• 代理人: 須一平

技術領域

本發明涉及可編程器件技術，特別涉及現場可編程邏輯器件。

背景技術

現場可編程門陣列（Field?Programmable?Gate?Array，簡稱“FPGA”）的核心部分由可編程邏輯單元（Programmable?Logic?Block,簡稱“PLB”)和可編程互連單元組成，可編程邏輯單元通過可編程互連單元相連，如圖1所示。在大規模FPGA芯片中，可編程互連資源占芯片面積的70%以上，同時互連延時也占平均路徑延時的70%以上，因此布線資源的性能很大程度上決定了FPGA器件的性能。傳統的互連結構把互連資源劃分為水平互連資源和垂直互連資源，而應用中需要的互連的兩個邏輯單元往往不在一條水平或者垂直線上，因此不管這兩個邏輯單元距離多近，連接這兩個邏輯單元至少都要經過一個可編程開關，這樣對FPGA的速度影響很大且浪費資源。

Sumanta?Chaudhuri在“Diagonal?Tracks?in?FPGAs:A?Performance?Evaluation”,International?Symposium?on?Field?Programmable?Gate?Arrays?2009,p245-248中提出了一種45度的布線資源種類，但這只是傳統結構的一種簡單擴充。在工業界，XILINX在VIRTEX-II芯片中提出了直接互連概念（direct?connection），其主要思想就是增加一種叫直接互連的互連資源，可以直接連接一個邏輯單元旁邊的8個邏輯單元，而不需要經過可編程開關，這樣能夠加快一些鄰近距離連線的速度，但是對其他較長連線還是無能為力。

申請號為CN201210189713.8的中國專利中提出了一種蜂窩狀六邊形的現場可編程門陣列(FPGA)結構，其基本邏輯單元（簡稱CLB,與本文PLB相同）結構為六邊形，如圖2所示，可編程互連單元具有三軸結構，每個軸向相差60度，分布在3條對角線方向（0度、120度、240度），互連結構環面連接特性，在斜向連接的時候比傳統結構連線短,速度較快.

但是，本發明的發明人發現，深亞微米集成電路的生產工藝設計規則一般都只允許水平和垂直方向走線，少數工藝允許存在45度連線，因此六邊形的單元結構、交錯60度角的三軸連線方式是無法直接在芯片上實現的。此外，上述結構單元為六邊形，在芯片的四邊形成鋸齒狀，浪費了芯片面積，而最終生產的芯片是長方形或者正方形。

發明內容

本發明的目的在于提供一種交錯排列式可編程邏輯器件結構，在斜向連接時比傳統結構連線短、經過開關少，器件速度較快、占用面積較小，且該交錯排列式結構與現有深亞微米集成電路生產工藝兼容，便于批量生產。

為解決上述技術問題，本發明的實施方式公開了一種交錯排列式可編程邏輯器件，包括可編程互連單元和由多個矩形PLB構成的可編程邏輯陣列，其中每個PLB的放置方向相同，并且與六個PLB相鄰；

上述PLB在一組對邊方向上的兩側分別與兩個PLB相鄰，該相鄰的兩個PLB在該PLB的另一組對邊方向上與該PLB相互交錯，該PLB在該另一組對邊方向上的兩側分別與一個PLB相鄰。

本發明實施方式與現有技術相比，主要區別及其效果在于：

本發明提供了一種交錯排列式可編程邏輯器件，包括可編程互連單元和由多個矩形PLB構成的可編程邏輯陣列，通過交錯排列，一個PLB可與六個PLB相連，具有三個方向的互連通道，能夠方便地實現斜向連線，在斜向連接時比傳統結構連線短、經過開關少，器件速度較快、占用面積較小；此外，該交錯排列式結構與現有深亞微米集成電路生產工藝兼容，便于批量生產。

進一步地，根據相應的連線方式設置上述PLB的長寬比，使得三個互連通道連線長度一致，從而三個互連通道的電學性能相近。

進一步地，通過不同輸入輸出模塊相互配合，消除交錯結構帶來的鋸齒邊，形成一個四邊平整的可編程邏輯器件，與生產的芯片形狀相適應，節省芯片面積。

附圖說明

圖1是現有的一種可編程邏輯器件的結構示意圖；

圖2是現有的另一種可編程邏輯器件的結構示意圖；

圖3a，圖3c是現有的可編程邏輯器件的可編程邏輯單元的結構示意圖；

圖3b是本發明第一實施方式中一種交錯排列式可編程邏輯器件的可編程邏輯單元的結構示意圖；

圖4是本發明第一實施方式中一種交錯排列式可編程邏輯器件的可編程邏輯單元的結構示意圖；