[發明專利]CMOS圖像傳感器及其形成方法

無效

• 申請號: 201310084627.5
• 申請日: 2013-03-15
• 公開（公告）號: CN103151364A
• 公開（公告）日: 2013-06-12
• 發明（設計）人: 李杰
• 申請（專利權）人: 格科微電子（上海）有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

1.一種CMOS圖像傳感器的形成方法，其特征在于，包括：

提供基底，所述基底包括第一像素區域和與之相鄰的第二像素區域；

在所述基底內形成淺溝槽，所述淺溝槽位于第一像素區域和第二像素區域之間；

形成覆蓋所述淺溝槽的底部和側壁的隔離層；

形成所述隔離層后，在所述淺溝槽內形成導電層；

形成覆蓋所述導電層的介電層，所述介電層和隔離層共同包裹所述導電層。

2.如權利要求1所述的CMOS圖像傳感器的形成方法，其特征在于，還包括：在所述介電層內形成導電柱，所述導電柱與導電層電連接。

3.如權利要求2所述的CMOS圖像傳感器的形成方法，其特征在于，還包括：形成位于基底表面的導電元件或電路，所述導電元件或電路通過導電柱與導電層電連接。

4.如權利要求2所述的CMOS圖像傳感器的形成方法，其特征在于，還包括：形成覆蓋所述基底、介電層表面的層間介質層；形成位于所述層間介質層內的導電插塞，所述導電插塞與導電柱電連接。

5.如權利要求4所述的CMOS圖像傳感器的形成方法，其特征在于，所述導電插塞的形成過程為：刻蝕所述層間介質層形成第三開口，所述第三開口暴露出部分導電柱；在所述第三開口內填充導電材料形成導電插塞。

6.如權利要求5所述的CMOS圖像傳感器的形成方法，其特征在于，所述導電插塞和導電柱在同一工藝步驟中形成。

7.如權利要求4所述的CMOS圖像傳感器的形成方法，其特征在于，還包括：在形成所述層間介質層前，在所述第一像素區域或第二像素區域的基底表面形成晶體管，所述導電插塞與晶體管的柵極電連接。

8.如權利要求4所述的CMOS圖像傳感器的形成方法，其特征在于，還包括：形成導電插塞后，在所述層間介質層表面形成互連金屬線，所述互連金屬線與所述導電插塞電連接。

9.如權利要求4所述的CMOS圖像傳感器的形成方法，其特征在于，還包括：當所述第一像素區域或第二像素區域的基底內形成有有源區時，所述有源區與所述導電插塞電連接。

10.如權利要求1所述的CMOS圖像傳感器的形成方法，其特征在于，所述隔離層的形成工藝為氧化工藝或化學氣相沉積工藝。

11.如權利要求1所述的CMOS圖像傳感器的形成方法，其特征在于，所述隔離層的材料為氧化硅、氮化硅或氮氧化硅。

12.如權利要求1所述的CMOS圖像傳感器的形成方法，其特征在于，所述導電層的形成工藝為沉積工藝。

13.如權利要求1所述的CMOS圖像傳感器的形成方法，其特征在于，所述導電層的材料為多晶硅、鎢、銅、鈦或氮化鈦。

14.一種CMOS圖像傳感器，其特征在于，包括：

基底，所述基底包括第一像素區域和與之相鄰的第二像素區域；

位于所述基底內的淺溝槽，所述淺溝槽位于第一像素區域和第二像素區域之間；

覆蓋所述淺溝槽的底部和側壁的隔離層；

位于所述淺溝槽內的隔離層表面的導電層；

覆蓋所述導電層的介電層，所述介電層和隔離層共同包裹所述導電層。

15.如權利要求14所述的CMOS圖像傳感器，其特征在于，還包括：位于所述介電層內的導電柱，所述導電柱與導電層電連接。

16.如權利要求15所述的CMOS圖像傳感器，其特征在于，還包括：位于所述基底表面的導電元件或電路，所述導電元件或電路通過導電柱與導電層電連接。

17.如權利要求15所述的CMOS圖像傳感器，其特征在于，還包括：覆蓋所述基底、介電層表面的層間介質層；位于所述層間介質層內的導電插塞，所述導電插塞與導電柱電連接。

18.如權利要求17所述的CMOS圖像傳感器，其特征在于，還包括：位于所述第一像素區域或第二像素區域的基底表面的晶體管，所述導電插塞與晶體管的柵極電連接。

19.如權利要求17所述的CMOS圖像傳感器，其特征在于，還包括：位于所述層間介質層表面的互連金屬線，所述互連金屬線與所述導電插塞電連接。