[發明專利]堆疊模塊

無效

• 申請號: 201310081149.2
• 申請日: 2013-03-14
• 公開（公告）號: CN103367349A
• 公開（公告）日: 2013-10-23
• 發明（設計）人: 增田哲
• 申請（專利權）人: 富士通株式會社
• 主分類號: H01L25/16
• 分類號: H01L25/16;H01L23/48
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 朱勝;陳煒

1.一種堆疊模塊，包括：

第一多層基底，所述第一多層基底包括開口和第一傳輸線，所述開口具有階梯形壁面，所述第一傳輸線由設置在第一基底的正面側的第一導線和設置在所述第一基底的背面側的第一接地導體層所構成；

第二多層基底，所述第二多層基底支撐在設置在所述開口的所述階梯形壁面上的階梯狀部分上并且包括第二傳輸線，所述第二傳輸線由設置在第二基底的正面側的第二導線和設置在所述第二基底的背面側的第二接地導體層所構成；

第一半導體芯片，所述第一半導體芯片安裝在所述第一多層基底的所述開口的底面上并且電耦接至設置在所述第一多層基底上的第三傳輸線；以及

第二半導體芯片，所述第二半導體芯片安裝在所述第二多層基底的正面上并且電耦接至所述第二傳輸線；其中，

暴露所述第二接地導體層或電耦接至所述第二接地導體層的第四接地導體層的面接合至設置在所述第一接地導體層上的或穿過在所述第一接地導體層的下側的基底設置在所述第一接地導體層的相對側的并且暴露電耦接至所述第一接地導體層的第三接地導體層的所述階梯狀部分，并且所述第一接地導體層與所述第二接地導體層彼此電耦接。

2.根據權利要求1所述的堆疊模塊，其中，所述第二多層基底包括突出部分，所述突出部分在所述突出部分的外側部分處具有較少數量的堆疊層并且在所述突出部分的正面側部分處相對于所述突出部分的背面部分突出到外側，以及

暴露所述第二接地導體層或所述第四接地導體層的所述面是所述突出部分的背面。

3.根據權利要求2所述的堆疊模塊，其中，所述突出部分的暴露所述第二接地導體層的背面接合至暴露所述第一接地導體層的所述階梯狀部分，并且所述第一接地導體層與所述第二接地導體層彼此電耦接。

4.根據權利要求2所述的堆疊模塊，其中，所述突出部分的暴露所述第四接地導體層的背面接合至暴露所述第一接地導體層的所述階梯狀部分，并且所述第一接地導體層與所述第二接地導體層彼此電耦接。

5.根據權利要求4所述的堆疊模塊，其中，所述第二基底具有小于所述第一基底的厚度；以及

所述第四接地導體層穿過在所述第二接地導體層的下側的具有小于所述第一基底的厚度的基底設置在所述第二接地導體層的相對側。

6.根據權利要求2所述的堆疊模塊，其中，所述突出部分的暴露所述第二接地導體層的背面接合至暴露所述第三接地導體層的所述階梯狀部分，并且所述第一接地導體層與所述第二接地導體層彼此電耦接。

7.根據權利要求2所述的堆疊模塊，其中，所述突出部分的暴露所述第四接地導體層的背面接合至暴露所述第三接地導體層的所述階梯狀部分，并且所述第一接地導體層與所述第二接地導體層彼此電耦接。

8.根據權利要求1所述的堆疊模塊，其中，所述第二多層基底的暴露所述第四接地導體層的底面接合至暴露所述第一接地導體層的所述階梯狀部分，并且所述第一接地導體層與所述第二接地導體層彼此電耦接。

9.根據權利要求1至8中任一項所述的堆疊模塊，其中，暴露所述第二接地導體層或所述第四接地導體層的所述面通過焊接接合至暴露所述第一接地導體層或所述第三接地導體層的所述階梯狀部分，并且所述第一接地導體層與所述第二接地導體層彼此電耦接。

10.根據權利要求1至8中任一項所述的堆疊模塊，其中，所述第二多層基底的背面上形成有接地導體層。

11.根據權利要求1至8中任一項所述的堆疊模塊，其中，設置有發送或接收半導體芯片作為所述第一半導體芯片；以及

設置有接收或發送半導體芯片作為所述第二半導體芯片。