[發明專利]含有集成中間電路芯片的三維存儲器

有效

• 申請號: 201310080461.X
• 申請日: 2013-03-13
• 公開（公告）號: CN103633091A
• 公開（公告）日: 2014-03-12
• 發明（設計）人: 張國飆
• 申請（專利權）人: 成都海存艾匹科技有限公司
• 主分類號: H01L27/10
• 分類號: H01L27/10;G06F11/10
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種三維存儲器(50)，其特征在于包括：

一三維陣列芯片(30)，該三維陣列芯片(30)含有至少一三維存儲陣列(22aa…)，該三維存儲陣列(22aa…)含有多個相互堆疊的存儲層(16A,?16B…)；

一中間電路芯片(40)，該中間電路芯片(40)含有一讀/寫電壓生成器(41)和一地址/數據轉換器(47)，該讀/寫電壓產生器(41)為該三維陣列芯片(30)提供至少一與電源電壓(V_DD)不同的讀電壓(V_R)和/或寫電壓(V_W)，該地址/數據轉換器(47)將主機的地址/數據(54)與該三維陣列芯片(30)的地址/數據(58)相互轉換；

所述三維陣列芯片(30)和所述中間電路芯片(40)為兩個不同的芯片。

2.一種三維存儲器(50)，其特征在于包括：

第一和第二三維陣列芯片(30a,?30b)，該第一和第二三維陣列芯片(30a,?30b)分別含有至少一三維存儲陣列(22aa…)，該三維存儲陣列(22aa…)含有多個相互堆疊的存儲層(16A,?16B…)；

一中間電路芯片(40)，該中間電路芯片(40)含有一讀/寫電壓生成器(41)和一地址/數據轉換器(47)，該讀/寫電壓產生器(41)為該第一和第二三維陣列芯片(30a,?30b)提供至少一與電源電壓(V_DD)不同的讀電壓(V_R)和/或寫電壓(V_W)，該地址/數據轉換器(47)將主機的地址/數據(54)與該第一和第二三維陣列芯片(30a,?30b)的地址/數據(58)相互轉換；

所述第一、第二三維陣列芯片(30a,?30b)和所述中間電路芯片(40)為三個不同的芯片。

3.根據權利要求1和2所述的存儲器，其特征還在于：該讀/寫電壓產生器(47)含有一直流－直流變換器（DC－DC?converter）。

4.根據權利要求1和2所述的存儲器，其特征還在于：該地址/數據轉換器(47)是一地址轉換器(43)，該地址轉換器(43)含有地址映射表(82)、故障塊表(84)和磨損管理表(86)中的至少一種。

5.根據權利要求1和2所述的存儲器，其特征還在于：該地址/數據轉換器(47)是一數據轉換器(45)，該數據轉換器(45)含有ECC編碼器(96)和ECC解碼器(98)中的至少一種。

6.根據權利要求1和2所述的存儲器，其特征還在于：該三維陣列芯片芯片(30)還含有至少一串行器－解串器(49)。

7.根據權利要求1和2所述的存儲器，其特征還在于：所述三維存儲器含有三維只讀存儲器（3D-ROM）和/或三維隨機讀取存儲器（3D-RAM）。

8.根據權利要求1和2所述的存儲器，其特征還在于：所述三維存儲器含有memristor、resistive?random-access?memory（RRAM或ReRAM）、phase-change?memory（PCM）、programmable?metallization?memory（PMM）和?conductive-bridging?random-access?memory（CBRAM）中的至少一種。

9.根據權利要求1和2所述的存儲器，其特征還在于：所述三維存儲器是存儲卡、固態硬盤、多芯片封裝和多芯片組件中的至少一種。

10.根據權利要求1和2所述的存儲器，其特征還在于：所述三維陣列芯片的陣列效率大于40％。