[發明專利]浮柵驅動芯片中抑制高側浮動電源低電平負過沖的電路

有效

• 申請號: 201310080254.4
• 申請日: 2013-03-13
• 公開（公告）號: CN103236834A
• 公開（公告）日: 2013-08-07
• 發明（設計）人: 祝靖;孫國棟;張允武;孫偉鋒;陸生禮;時龍興
• 申請（專利權）人: 東南大學
• 主分類號: H03K19/094
• 分類號: H03K19/094
• 代理公司: 南京天翼專利代理有限責任公司 32112
• 代理人: 湯志武

1.一種浮柵驅動芯片中抑制高側浮動電源低電平負過沖的電路，浮柵驅動芯片中設有高側通道、低側通道，高、低側通道中均分別設有邏輯電路和驅動電路，其特征在于，將常規的高側通道中的驅動電路加以改進，并且在改進后的高側通道中的驅動電路與高側浮動電源低電平VS之間增設電流檢測與控制電路，改進后的高側通道中的驅動電路的一個輸入端連接邏輯電路的輸出端，電流檢測與控制電路的輸出端與改進后的高側通道中的驅動電路的另一輸入端連接，改進后的高側通道中的驅動電路的輸出端連接浮柵驅動芯片的高側輸出引腳，其中：

電流檢測與控制電路包括NMOS管MN10、MN11、MN12、MN13、MN14，PMOS管MP8、MP9，電阻R2、R3，穩壓二極管D1和以P型襯底為發射極、N型埋層BN為基極、與N型埋層BN相接的P阱為集電極的寄生PNP三極管Q1；NMOS管MN10、MN11、MN12、MN13、MN14的源極與襯底都與高側浮動電源低電平VS連接，NMOS管MN10的柵漏極短接并與NMOS管MN11的柵極連接，NMOS管MN10的漏極通過電阻R2與高側浮動電源高電平VB連接，NMOS管MN11的漏極與穩壓二極管D1的陰極、NMOS管MN12的柵極及寄生PNP三極管Q1的集電極連接，寄生PNP三極管Q1的發射極接地，寄生PNP三極管Q1的基極與高側浮動電源高電平VB連接，穩壓二極管D1的陽極與高側浮動電源低電平VS連接；PMOS管MP8的柵漏極短接并與PMOS管MP9的柵極和NMOS管MN12的漏極連接，PMOS管MP8、MP9的源極與襯底都與高側浮動電源高電平VB連接，NMOS管MN13的柵漏極短接并與NMOS管MN14的柵極和PMOS管MP9的漏極連接，NMOS管MN14的漏極通過電阻R3連接高側浮動電源高電平VB；

改進后的高側通道中的驅動電路包括NMOS管MN1、MN2、MN3、MN4、MN5、MN6、MN7、MN8、MN9，PMOS管MP1、MP2、MP3、MP4、MP5、MP6、MP7和電阻R1；NMOS管MN1、MN2、MN3、MN4、MN5、MN6、MN7、MN8的源極與襯底都與電流檢測與控制電路中寄生PNP三極管Q1的集電極連接，PMOS管MP1、MP2、MP3、MP4、MP5、MP6、MP7的源極與襯底都與高側浮動電源高電平VB連接，NMOS管MN1的柵極與PMOS管MP1的柵極、NMOS管MN4的柵極與PMOS管MP4的柵極互連后連接在一起構成高側通道中驅動電路的輸入端IN，NMOS管MN1的漏極和PMOS管MP1的漏極互連后與NMOS管MN2和PMOS管MP2的柵極連接，NMOS管MN2和PMOS管MP2的漏極互連后與NMOS管MN3和PMOS管MP3的柵極連接，NMOS管MN3和PMOS管MP3的漏極互連后與NMOS管MN7、MN8的柵極連接并通過電阻R1連接高側浮動電源高電平VB，NMOS管MN4和PMOS管MP4的漏極互連后與NMOS管MN5和PMOS管MP5的柵極連接，NMOS管MN5和PMOS管MP5的漏極互連后與NMOS管MN6和PMOS管MP6的柵極相連，NMOS管MN6和PMOS管MP6的漏極互連后與PMOS管MP7的柵極連接，NMOS管MN7、MN9的漏極與PMOS管MP7的漏極連接，構成浮柵驅動芯片高側通道輸出端HO，NMOS管MN8的漏極與NMOS管MN9的源極連接，NMOS管MN9的柵極與電流檢測與控制電路的輸出端即NMOS管MN14的漏極連接，NMOS管MN9的襯底與電流檢測與控制電路中寄生PNP三極管Q1的集電極連接。

2.根據權利要求1所述的浮柵驅動芯片中抑制高側浮動電源低電平VS負過沖的電路，其特征在于，電流檢測與控制電路及改進后的高側通道中的驅動電路中，所有的NMOS管均為N型溝道金屬氧化物半導體場效應管，所有的PMOS管均為P型溝道金屬氧化物半導體場效應管。