[發明專利]具有抗噪聲的逐漸逼近式模擬數字轉換裝置及其方法

在審

• 申請號: 201310077966.0
• 申請日: 2013-03-12
• 公開（公告）號: CN104052483A
• 公開（公告）日: 2014-09-17
• 發明（設計）人: 蔡金獅
• 申請（專利權）人: 蔡金獅
• 主分類號: H03M1/38
• 分類號: H03M1/38
• 代理公司: 北京匯澤知識產權代理有限公司 11228
• 代理人: 劉淑敏

1.一種具有抗噪聲的逐漸逼近式模擬數字轉換裝置，其特征在于，主要包括：

一逐漸逼近式模擬數字轉換器：

一第一比較器：具有一第一輸入端、一第二輸入端及一輸出端，其中該第一輸入端用以接收一第一模擬信號、該第二輸入端用以接收一第二模擬信號；

一數字模擬轉換器：電性連接該第一比較器的該第二輸入端；

一逐漸逼近式控制電路：耦接該數字模擬轉換器的控制端及該第一比較器的該輸出端，以使用逐漸逼近式算法控制該數字模擬轉換器的輸出，并且依據該第一比較器的比較結果產生一數字信號；

一多余比較控制電路：用以致使比較器于任意有效位周期進行任意特定次數額外周期比較；以及

一數字錯誤更正電路：用以將多余比較周期內比較器輸出的受噪聲干擾含有錯誤位的數字訊號更正，更正后輸出一數值，其數值為多余比較周期內的數字輸出數字訊號中?數量較多的邏輯值，并且將此數值于之前的有效位結合輸出為最終無噪聲的數字輸出值。

2.如權利要求1所述具有抗噪聲的逐漸逼近式模擬數字轉換裝置，其特征在于，其中額外周期比較的數字輸出值，經數字錯誤更正電路去除噪聲成分后，指定為所屬的該位周期的位值。

3.如權利要求1所述具有抗噪聲的逐漸逼近式模擬數字轉換裝置，其特征在于，該數字錯誤更正電路裝置還包括：

一移位暫存電路，具有與多余比較周期數量減的正反器，用以儲存于多余比較周期內的數字輸出；

一加法電路，耦接移位暫存電路每個輸出并予以相加；以及

一除法單元，用以對加法器的輸出進行除法運算，等校的達到多數決的選擇多數邏輯值輸出，或者等校的進行噪聲的濾波，其中該除法器的數字輸出信號為所屬的該位周期所對應的輸出位。

4.如權利要求1所述具有抗噪聲的逐漸逼近式模擬數字轉換裝置，其中該數字錯誤更正電路裝置包括：

一移位暫存電路，用以儲存于多次比較中的數字輸出；

一查找表，將同一位周期內多次比較中不同的邏輯0與邏輯1輸出的比例依據噪聲機率分布函數對應出正確量化的數字輸出信號字節，該字節指定為所對應的位周期以及其后的位的最終數字輸出。

5.一種具有抗噪聲的逐漸逼近式模擬數字轉換方法，其特征在于，該錯誤更正電路裝置濾除噪聲的步驟包括：

比較器進行多次比較；以及

判斷邏輯1或邏輯0兩者數量較多者，為輸出邏輯值，

如數量一樣則可判定為任一邏輯值；以及

并指定輸出數值為該有效位周期的輸出位。

6.一種具有抗噪聲的逐漸逼近式模擬數字轉換方法，其特征在于，該多余比較周期的步驟包括：

于任意特定位周期進行特定次數的比較；以及

于此周期完成前，不進行任何數字至模擬回授；以及

當該得到此位周期經數字錯誤校正后的正確的輸出位時，如有接續的位周期，則依據此輸出位繼續進行逐漸逼近式轉換步驟。

7.如權利要求6所述具有抗噪聲的逐漸逼近式模擬數字轉換方法，其特征在于，任意特定位周期，更包括最小有效位周期，即最后位周期。

8.如權利要求6所述具有抗噪聲的逐漸逼近式模擬數字轉換方法，其特征在于，其中任意特定次數多余周期，更包括數量為二的正整數次方的特別次數。

9.一種具有抗噪聲的逐漸逼近式模擬數字轉換方法，其特征在于，抗噪聲的步驟包括：

于特定有效位周期，比較器進行額外比較；?

于比較周期內的所有輸出經數字低通濾波器濾波后輸出；以及

將該輸出邏輯值指定為進行額外比較周期的該有效位的最終輸出值。

10.一種具有抗噪聲的逐漸逼近式模擬數字轉換方法，其中該錯誤更正電路裝置濾除噪聲的步驟包括：

比較器進行多次比較;以及

并由邏輯0與邏輯1分布的比例，對應出訊號的量化后的數字輸出邏輯字節；以及

指定該字節為該有效位周期及其后位周期的輸出位元。