[發(fā)明專利]一種制作半導體器件的方法

有效

• 申請?zhí)枺?/td>: 201310077521.2
• 申請日: 2013-03-11
• 公開（公告）號: CN104051322B
• 公開（公告）日: 2019-01-18
• 發(fā)明（設(shè)計）人: 周鳴
• 申請（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京市磐華律師事務(wù)所 11336
• 代理人: 董巍;高偉

本發(fā)明公開了一種制作半導體器件的方法，包括：在半導體襯底上依次形成第一低k介電層和硬掩膜層；圖案化所述第一低k介電層和所述硬掩膜層以形成第一溝槽結(jié)構(gòu)；在所述第一溝槽結(jié)構(gòu)中沉積形成致密的第二低k介電層；移除所述硬掩膜層和所述第二低k介電層高出所述第一溝槽結(jié)構(gòu)的部分；執(zhí)行固化處理所述第一低k介電層形成多孔的第一低k介電層；在所述第一溝槽結(jié)構(gòu)內(nèi)的所述第二低k介電層中形成第二溝槽結(jié)構(gòu)。根據(jù)本發(fā)明的制造工藝可以有效地避免采用干法刻蝕和濕法清洗工藝處理超低k介電層時產(chǎn)生的介電常數(shù)（k值）的損傷。

技術(shù)領(lǐng)域

本發(fā)明涉及半導體制造工藝，尤其涉及一種新的超低k介電層的互連結(jié)構(gòu)的制作方法。

背景技術(shù)

隨著半導體制造技術(shù)越來越精密，集成電路也發(fā)生著重大的變革，集成在同一芯片上的元器件數(shù)量已從最初的幾十、幾百個增加到現(xiàn)在的數(shù)以百萬個。為了達到復雜度和電路密度的要求，半導體集成電路芯片的制作工藝利用批量處理技術(shù)，在襯底上形成各種類型的復雜器件，并將其互相連接以具有完整的電子功能，目前大多采用具有熱穩(wěn)定性、抗?jié)裥蕴匦缘亩趸枳鳛榻饘倩ミB線路的主要絕緣材料，金屬銅則是芯片中電路互連導線的主要材料。然而相對于元件的微型化和集成度的增加，電路中導體連線數(shù)目不斷的增多，使得導體連線架構(gòu)中的電阻及電容所產(chǎn)生的寄生效應，造成了嚴重的傳輸延遲（RCDelay）。通常，互連結(jié)構(gòu)的RC延遲取決于互連層之間的絕緣層的介電常數(shù)（k值）和絕緣層的厚度。對于45納米及更先進的技術(shù)而言，工藝的趨勢為采用超低k介電層作為互連層之間的絕緣層。

然而，將采用上述超低k介電層作為絕緣層的工藝相比現(xiàn)有的半導體工藝集成有很多的挑戰(zhàn)，由于低k介電層本身多孔，材質(zhì)較軟，容易受到刻蝕、清洗或灰化工藝的損傷。

現(xiàn)有技術(shù)中公開了一種形成互連結(jié)構(gòu)方法，如圖1所示。如圖1A，在提供的半導體襯底（未示出）上形成銅阻擋層100，其優(yōu)選材料為氮摻雜的碳化硅（NDC）。在阻擋層100上形成低k介電層101，其中低k介電層101為沒經(jīng)過紫外線處理的低k介電材料，并且該低k介電材料包含有致孔劑。

如圖1B中所示，采用紫外光固化工藝處理低k介電層101。紫外光固化處理工藝分解了低k介電層101中的致孔劑，在低k介電層101中形成小孔，形成多孔低k介電層102，降低其介電常數(shù)。然后在多孔低k介電層102上形成低k介電硬掩膜層103，其材料為碳摻雜的二氧化硅（Black Diamond），可以采用化學氣相沉積（CVD）的方法。在低k介電硬掩膜層103上形成氧化物硬掩膜層104，其材料可以是正硅酸乙酯（TEOS），在氧化物硬掩膜層104上形成金屬硬掩膜層105，其材料可以是氮化鈦。在金屬硬掩膜層105上形成抗反射涂層（BARC）106。采用光刻（litho）工藝在抗反射涂層106上形成具有圖案的光刻膠107。

如圖1C所示，根據(jù)圖案化的光刻膠107依次刻蝕抗反射涂層106、金屬硬掩膜層105、氧化物硬掩膜層104、低k介電硬掩膜層103、多孔低k介電層102和阻擋層100，其刻蝕的方法采用干法刻蝕。接著采用濕法清洗工藝，清洗上述結(jié)構(gòu)，以去除溝槽結(jié)構(gòu)表面的殘留物。接著采用灰化工藝去除圖案化的光刻膠107和抗反射體層106，進行干法刻蝕或濕法清洗工藝以移除金屬硬掩膜層105，氧化物硬掩膜層104和低k介電硬掩膜層103，形成溝槽結(jié)構(gòu)。然后，在溝槽結(jié)構(gòu)中形成擴散阻擋層，使填充的銅金屬與溝槽結(jié)構(gòu)側(cè)壁粘附性良好，并防止銅金屬向介電層內(nèi)擴散，采用物理氣相沉積（PVD）的方法形成擴散阻擋層，接著在擴散阻擋層上形成銅晶種層（Cu seed layer），采用物理氣相沉積（PVD）的方法形成銅晶種層，利用電化學電鍍（ECP）的方法在溝槽結(jié)構(gòu)內(nèi)填充金屬銅，以形成銅層。采用化學機械研磨（CMP）去除金屬銅層高出多孔低k介電層102的部分，形成互連結(jié)構(gòu)。