[發明專利]半導體裝置及其制造方法

無效

• 申請號: 201310073821.3
• 申請日: 2013-03-08
• 公開（公告）號: CN103681797A
• 公開（公告）日: 2014-03-26
• 發明（設計）人: 泉澤優;小野昇太郎;大田浩史;山下浩明
• 申請（專利權）人: 株式會社東芝
• 主分類號: H01L29/40
• 分類號: H01L29/40;H01L29/06;H01L29/10;H01L29/78;H01L21/28;H01L21/336
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 金春實

（相關申請的交叉引用）

本申請基于2012年9月19日提交的在先的日本專利申請No.2012-206195并要求其為優先權，在此引入其全部內容作為參考。

技術領域

本實施方式涉及一種半導體裝置及其制造方法。

背景技術

在包圍形成半導體元件的元件區域的終端區域中，使用用于緩和電場集中來保持耐壓的各種構造。作為其中之一，已知電阻性場板(RFE：Resistive?Field?Plate)構造。然而，以往的電阻性場板構造在其形狀上有偏差，其尺寸大。

發明內容

本發明的實施方式提供一種緩和了終端區域的電場的集中的半導體裝置及其制造方法。

一個方式所涉及的半導體裝置具有形成半導體元件的元件區域以及包圍元件區域的終端區域。半導體裝置具有半導體基板、溝道、絕緣層以及場板導電層。溝道在終端區域中以包圍元件區域的方式形成于半導體基板。場板導電層隔著絕緣層形成于溝道。

根據實施方式，能夠提供一種緩和了終端區域的電場的集中的半導體裝置及其制造方法。

附圖說明

圖1是表示實施方式所涉及的半導體裝置的頂視圖。

圖2是圖1的A-A’剖視圖。

圖3A～圖3C是表示實施方式所涉及的終端區域20的制造工序的剖視圖。

圖4是表示比較例所涉及的半導體裝置的剖視圖。

具體實施方式

下面，參照圖1和圖2來說明實施方式所涉及的半導體裝置。圖1是表示實施方式所涉及的半導體裝置的頂視圖，圖2是圖1的A-A’剖視圖。此外，圖1僅示出后述的元件區域10、終端區域20、溝道(trench)T、絕緣層28以及場板導電層29，省略了其它結構。

如圖1所示，實施方式所涉及的半導體裝置包括：形成半導體元件(例如，縱向功率MOSFET)的元件區域10以及包圍元件區域10并形成電阻性場板構造的終端區域20。此外，作為一例，設本實施方式中的元件區域10與終端區域20的邊界是后述的位于最外端的p型基底層12的中心(圖2)。

接著，詳細說明元件區域10。如圖2所示，元件區域10在n型半導體基板11內具有：形成為在X方向具有規定間距且沿Y方向(圖2的紙面垂直方向)延伸的條紋狀的p型基底層12、p+型接觸層13以及n型源極擴散層14。n型半導體基板11作為MOSFET的漏極擴散區域發揮功能，p型基底層12作為MOSFET的溝道層（channel）發揮功能。p+型接觸層13作為連接于MOSFET的源極擴散區域的接點發揮功能，n型源極擴散層14作為MOSFET的源極擴散區域發揮功能。此外，在本說明書中，“p+”表示雜質濃度高于“p”。

p型基底層12形成在n型半導體基板11的表面。p+型接觸層13形成在p型基底層12的表面。n型源極擴散層14形成在p+型接觸層13的表面。

如圖2所示，元件區域10在n型半導體基板11之上隔著柵極絕緣膜15具有柵極電極16。柵極絕緣膜15作為MOSFET的柵極絕緣膜發揮功能，柵極電極16作為MOSFET的柵極電極發揮功能。柵極電極16形成為在X方向之上具有規定間距且沿Y方向延伸的條紋狀。柵極電極16共同形成在相鄰的兩個p型基底層12。

如圖2所示，元件區域10具有作為MOSFET的源極和漏極發揮功能的源極電極S和漏極電極D。源極電極S與p+型接觸層13的上表面及n型源極擴散層14的上表面相接。漏極電極D與n型半導體基板11的背面相接。

接著，詳細說明終端區域20。如圖2所示，終端區域20在與元件區域10的邊界附近具有柵極絕緣膜21和柵極電極22。這些柵極絕緣膜21和柵極電極22具有與元件區域10的柵極絕緣膜15及柵極電極16相同的形狀。

如圖2所示，終端區域20在柵極電極22的更外周側具有p型保護環層23、p+型保護環層24、p-型保護環層25。此外，在本說明書中，“p-”表示雜質濃度低于“p”。

p型保護環層23形成在n型半導體基板11的表面。p+型保護環層24形成在p型保護環層23的表面。p-型保護環層25形成在n型半導體基板11的表面，與p型保護環層23及p+型保護環層24相鄰。p+型保護環層24與源極電極S電連接。這些保護環層23～25形成為包圍元件區域10的環狀，緩和電場集中。