[發明專利]超級結器件及制造方法

有效

• 申請號: 201310073595.9
• 申請日: 2013-03-08
• 公開（公告）號: CN104037206B
• 公開（公告）日: 2017-02-15
• 發明（設計）人: 肖勝安
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/78;H01L21/336
• 代理公司: 上海浦一知識產權代理有限公司31211
• 代理人: 丁紀鐵

技術領域

本發明涉及半導體集成電路制造領域，特別是涉及一種超級結器件；本發明還涉及一種超級結器件的制造方法。

背景技術

超級結器件采用新的耐壓層結構即利用一系列的交替排列的P型和N型半導體薄層來在截止狀態下在較低電壓下就將由P型和N型半導體薄層組成的P型N型區耗盡,實現電荷相互補償,從而使P型N型區在高摻雜濃度下能實現高的擊穿電壓，從而同時獲得低導通電阻和高擊穿電壓,打破傳統功率器件理論極限。

采用了交替排列的P型和N型半導體薄層的超級結結構的MOSFET（金屬-氧化層-半導體-場效晶體管）器件為超級結MOSFET，如圖1所示，為現有超級結NMOSFET即N型MOSFET器件示意圖，現有超級結NMOSFET器件包括：N+基片101，該基片101可以為硅襯底；形成于基片101上的N型外延層102；形成于N型外延層102中的交替排列的P型半導體薄層103和N型半導體薄層組成的超級結結構，其中P型半導體薄層103由填充于深溝槽中的P型硅組成，N型半導體薄層由P型半導體薄層103之間的N型外延層102組成，圖1中P型半導體薄層103只畫出了兩個，實際P型半導體薄層103有多個，并按照交替排列方式周期排列在圖1中的兩個P型半導體薄層103的兩側；形成于所述N型外延層102頂部的P型阱區104；柵極結構，圖1中的柵極結構為一溝槽柵結構，柵極結構由形成于柵溝槽表面的柵介質層105和填充于柵溝槽中的柵多晶硅106組成；N+摻雜的源區107；層間膜108；摻雜區109穿透源區107并和P型半導體薄層103連接，摻雜區109為重摻雜用于實現將源區107和P型半導體薄層103和P型阱區104引出并和金屬形成歐姆接觸；源區107、P型半導體薄層103和P型阱區104通過金屬接觸孔110和正面金屬111連接，在正面金屬111中引出源極和柵極。在基片101的背面形成有背面金屬112，背面金屬112引出漏極。

由圖1可知，交替的P型半導體薄層103與N型半導體薄層的形成工藝中，P型半導體薄層103是采用深溝槽填充式工藝形成，即先在N型外延層102上開出深溝槽，之后通過硅填充的工藝在深溝槽中填入P型硅。為了獲得更低的比導通電阻，需要提高通導電的類型的摻雜濃度即提高P型半導體薄層103與N型半導體薄層的摻雜濃度，但濃度越高，器件特性如擊穿電壓對工藝敏感度就越高即濃度越高時，工藝的細微變化都會對擊穿電壓造成很大的影響。從工藝方面，采用步進不斷縮小的深溝槽結構能擴大一些工藝窗口即降低器件特性對工藝的敏感度，但由于導電類型的N型載流子會部分被鄰近P型雜質所耗盡，耗盡部分載流子如果占了N型載流子的比例過高，器件的比導通電阻就會增大，所以深溝槽的步進也不能太小；同時，小的步進帶來了深溝槽的高寬比提高，增加了刻蝕工藝和硅填充工藝的難度。因此，在保證深溝槽的步進滿足要求以及N型半導體薄層具有高濃度的載流子條件下，就對深溝槽刻蝕工藝的深度，寬度和傾斜角等條體提出了很高的要求，在采用載流子濃度高于1E16CM^-3的（對應電導率為1歐姆·厘米）的N型外延層時，對擊穿電壓600伏以上的器件，就要求深溝槽深度也即P型半導體薄層103的變化范圍在35±1微米之內，即深溝槽的深度的均勻性要求保持在正負1微米的范圍內，這個工藝窗口太小，采用現有工藝和設備條件根本無法實現深溝槽的深度的變化范圍保持在1微米以內，所以現有工藝條件也就無法實現高載流子濃度的P型半導體薄層和N型半導體薄層的交替排列結構。而隨著N型半導體薄層也即N型外延層102的載流子濃度的進一步的提高以獲得更低的比導通電阻，深溝槽的深度變化范圍越小，如當采用的N型外延層102的濃度高于2.5歐姆·厘米時，深溝槽的深度每變化1微米，器件的擊穿電壓將變化10伏以上，所以N型外延層102的載流子濃度越高、深溝槽的深度變化范圍越小，所以對工藝和設備的要求會越來越高。因此如何在采用高濃度的外延條件下，擴大工藝窗口，就成為一個很大的問題。

發明內容

本發明所要解決的技術問題是提供一種超級結器件，能提高半導體薄層的載流子濃度，降低器件的比導通電阻，并能擴大形成半導體薄層的深溝槽工藝的工藝窗口。為此，本發明還提供一種超級結器件的制造方法。