[發明專利]非易失性半導體儲存裝置

有效

• 申請號: 201310069188.0
• 申請日: 2013-03-05
• 公開（公告）號: CN103310844B
• 公開（公告）日: 2018-02-23
• 發明（設計）人: 山崎太郎
• 申請（專利權）人: 精工半導體有限公司
• 主分類號: G11C16/30
• 分類號: G11C16/30
• 代理公司: 中國專利代理(香港)有限公司72001
• 代理人: 何欣亭,李浩

技術領域

本發明涉及可電改寫的非易失性半導體儲存裝置，詳細而言涉及其升壓電路。

背景技術

在能夠電擦除、寫入、讀出數據的非易失性半導體儲存裝置中，在擦除、寫入動作時，需要在所選擇的存儲器單元施加電源電壓以上的高電壓，使用升壓部及包含其控制系統的升壓電路，來產生期望的高電壓即升壓電壓。

一般而言，升壓電路的驅動力取決于升壓用時鐘的振幅。另外，非易失性存儲器的擦除、寫入，有時會選擇由一個字單位、或多個字構成的頁單位或者扇區單位、或全部區域整個等不同數量的存儲器單元來進行，負載容量會隨所選擇的存儲器單元的數量而不同。

升壓電壓到達時間由升壓電路的驅動力與負載容量的相對關系來決定。升壓電路的驅動力越大，升壓電壓到達時間越短；負載容量越大，升壓電壓到達時間越長。即，升壓電壓到達時間根據升壓用時鐘的振幅和所選擇的存儲器單元的數量而不同。在升壓電壓到達時間太短的情況下，強電場的施加時間變長，促使存儲器單元的可靠性下降。相反，在升壓電壓到達時間太長的情況下，改寫所需的電場強度施加于存儲器單元的時間少，改寫變得不充分。

為解決這樣的問題，提出了如下技術(例如參照專利文獻1)。在專利文獻1中，實時監視升壓電壓到達時間，與預先記錄在ROM的時間進行比較。而且，在升壓電壓到達時間較短時，進行調整以減小時鐘的振幅而減小升壓電路的升壓能力，使升壓電壓到達時間不會縮短。另外，在升壓電壓到達時間較長時，進行調整以增大時鐘的振幅而增大升壓電路的升壓能力，使升壓電壓到達時間不會變長。由此，以升壓電路的驅動力對于負載容量成為適當的方式調整升壓電路的驅動力，實現適當的升壓電壓到達時間。

專利文獻1：日本特開2005-117773號公報。

發明內容

然而，在現有技術中，需要用于監視升壓電壓的比較器、或用于比較升壓電壓到達時間的ROM或比較器、還有用于控制時鐘的振幅的調節器等，電路規模增加，升壓電路整體的面積增大。

本發明為解決上述問題而做出，提供一種非易失性半導體儲存裝置，其特征在于，包括升壓部、振蕩電路、定時產生電路、控制時鐘產生電路和電流負載電路，關于定時產生電路，其輸入端子連接于控制時鐘產生電路的輸出端子，其輸出端子連接于升壓部的第一輸入端子、振蕩電路的輸入端子和電流負載電路的輸入端子；關于升壓部，其第二輸入端子連接于振蕩電路的輸出端子，其輸出端子連接于電流負載電路的輸出端子；電流負載電路根據從定時產生電路產生的定時，對升壓部的輸出端子提供電流負載、或者切斷電流負載。

根據本發明的升壓電路，通過利用電流負載電路從升壓部的輸出在一定期間提供電流負載，來控制升壓電路的驅動力，能夠實現在適當的升壓電壓到達時間的升壓動作。

并且，通過不使用調節器等，另外利用一般的非易失性半導體儲存裝置所使用的控制時鐘產生電路、定時產生電路，從而不使升壓電路整體的電路面積增大，就能夠實現在適當的升壓電壓到達時間的升壓動作。

附圖說明

圖1是包括第一實施方式的升壓電路的非易失性半導體儲存裝置的框圖；

圖2是第一實施方式的升壓電路的動作說明用的時序圖；

圖3是第一實施方式的升壓電路的其他例的動作說明用的時序圖；

圖4是包括第二實施方式的升壓電路的非易失性半導體儲存裝置的框圖。

附圖標記說明

101、102 升壓電路；201 升壓部；301 振蕩電路；401 定時產生電路；501 控制時鐘產生電路；601 負載電流電路；701 存儲器單元陣列；801 命令譯碼電路。

具體實施方式

〈第一實施方式〉

圖1中示出包括第一實施方式的升壓電路的非易失性半導體儲存裝置的框圖。

包括第一實施方式的升壓電路的非易失性半導體儲存裝置包括升壓電路101和存儲器單元陣列701。升壓電路101包括升壓部201、振蕩電路301、定時產生電路401、控制時鐘產生電路501以及電流負載電路601。

振蕩電路301產生升壓用時鐘。升壓部201根據所輸入的升壓用時鐘生成升壓電壓，向存儲器單元陣列701供給該升壓電壓。定時產生電路401將控制時鐘產生電路501的輸出時鐘進行既定次數的分頻，向升壓部201、振蕩電路301和電流負載電路601提供各電路所需的定時信號。電流負載電路601根據定時產生電路401的定時信號，通過用電流負載IL控制升壓部201的輸出，來控制升壓電路101的驅動力。