[發明專利]半導體裝置

無效

• 申請號: 201310068994.6
• 申請日: 2013-03-05
• 公開（公告）號: CN103579311A
• 公開（公告）日: 2014-02-12
• 發明（設計）人: 小林仁
• 申請（專利權）人: 株式會社東芝
• 主分類號: H01L29/36
• 分類號: H01L29/36;H01L29/423;H01L29/78
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 楊謙;房永峰

本申請要求以日本專利申請第2012－167696號（申請日：2012年7月27日）為基礎申請的優先權。本申請通過參照該基礎申請而包含基礎申請的全部內容。

技術領域

本發明的實施方式涉及半導體裝置。

背景技術

在具備沿半導體區域的深度方向延伸的柵極電極的槽柵（trench?gate）結構的晶體管中，與平面柵（planar?gate）結構的晶體管相比能夠縮小元件面積。例如，槽柵結構的MOS（Metal?Oxide?Semiconductor）晶體管中，在與槽柵結構鄰接的柱狀的半導體部設有源極區域、基底（base）區域以及漂移區域。并且，在半導體部，與源極區域并排設有雜質濃度高的高濃度區域。

在這樣的半導體裝置中，若柱狀的半導體部微細化，則在半導體部設置的高濃度區域的位置精度變得重要。即，若高濃度區域的位置偏離，則高濃度區域所含的雜質對基底區域帶來影響，成為使特性變動的主要原因。在半導體裝置中，得到穩定的特性是重要的。

發明內容

本發明的實施方式提供一種特性穩定的半導體裝置。

實施方式的半導體裝置具備半導體部、控制電極和第1電極。

上述半導體部在第1方向上延伸。

上述控制電極在與上述第1方向正交的第2方向上與上述半導體部分離設置。

上述半導體部包含第1半導體區域、第2半導體區域、第3半導體區域和第4半導體區域。

上述第1半導體區域具有第1導電型。上述第2半導體區域是第2導電型，設在上述第1半導體區域之上并與上述控制電極相對。上述第3半導體區域是第1導電型，設在上述第2半導體區域之上，具有比上述第1半導體區域的雜質濃度高的雜質濃度。上述第4半導體區域是第2導電型，與上述第3半導體區域并排，具有比上述第2半導體區域的雜質濃度高的雜質濃度。

上述第1電極，與上述第3半導體區域以及上述第4半導體區域導通。

上述第4半導體區域，偏向設置于上述半導體部的與上述控制電極相反的一側。

根據實施方式，能夠提供特性穩定的半導體裝置。

附圖說明

圖1是例示第一實施方式的半導體裝置的結構的示意性剖視圖。

圖2A及圖2B是例示半導體柱的結構的示意性剖視圖。

圖3A～圖7B是例示半導體裝置的制造方法的示意性剖視圖。

圖8是例示第二實施方式的半導體裝置的結構的示意性剖視圖。

圖9A及圖9B是半導體裝置的示意性俯視圖。

圖10A及圖10B是例示第三實施方式的半導體裝置的結構的示意性剖視圖。

圖11是例示第四實施方式的半導體裝置的結構的示意性剖視圖。

圖12是例示第五實施方式的半導體裝置的結構的示意性剖視圖。

圖13～圖15是例示變形例的示意性剖視圖。

圖16是表示半導體裝置的應用例的電路圖。

具體實施方式

以下，根據附圖說明本發明的實施方式。

另外，附圖是示意性或概念性的，各部分的厚度和寬度之間的關系、部分間的大小的比率等不一定與現實的情況相同。此外，即使在表示相同部分的情況下，也有根據附圖不同而相互尺寸、比率表示得不同的情況。

此外，在本申請的說明書和各圖中，關于已示出的圖，對與上述情況相同的要素附加同一符號而適當省略詳細說明。

此外，在以下的說明中，作為一例，舉出第1導電型為n型、第2導電型為p型的具體例。

此外，在以下的說明中，n^＋、n、n^－以及p^＋、p、p^－的標記表示各導電型的雜質濃度的相對的高低。即，n^＋表示與n相比n型的雜質濃度相對高，n^－表示與n相比n型的雜質濃度相對低。此外，p^＋表示與p相比p型的雜質濃度相對高，p^－表示與p相比p型的雜質濃度相對低。

（第一實施方式）

圖1是例示第一實施方式的半導體裝置的結構的示意性剖視圖。

第一實施方式的半導體裝置110具備半導體柱（半導體部）10、柵極電極（控制電極）G和源極電極（第1電極）S。半導體裝置110具備n^＋型漏極層1和與n^＋型漏極層1導通的漏極電極D。半導體裝置110例如是MOS晶體管。