[發明專利]半導體器件的數據輸出電路

有效

• 申請號: 201310068750.8
• 申請日: 2013-03-05
• 公開（公告）號: CN103580676B
• 公開（公告）日: 2017-09-15
• 發明（設計）人: 金載鎰
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H03K19/08
• 分類號: H03K19/08
• 代理公司: 北京弘權知識產權代理事務所(普通合伙)11363
• 代理人: 俞波,石卓瓊

1.一種半導體器件的數據輸出電路，包括：

模式數據發生單元，所述模式數據發生單元被配置成響應于存儲體選擇信號而產生模式數據；

可變延遲單元，所述可變延遲單元被配置成將響應于所述存儲體選擇信號而產生的源信號延遲與延遲控制信號相對應的延遲時間；

模式控制信號發生單元，所述模式控制信號發生單元被配置成響應于所述可變延遲單元的輸出信號而產生模式控制信號；以及

延遲時間控制模塊，所述延遲時間控制模塊被配置成響應于所述模式控制信號和所述模式數據的相位而產生所述延遲控制信號。

2.如權利要求1所述的電路，還包括管道鎖存器，所述管道鎖存器被配置成響應于輸入控制信號，而接收并布置經由全局線傳送來的數據。

3.如權利要求2所述的電路，還包括信號發生單元，所述信號發生單元被配置成響應于所述可變延遲單元的輸出信號而產生所述輸入控制信號。

4.如權利要求1所述的電路，還包括驅動器，所述驅動器被配置成響應于開關信號而將所述模式數據傳送到全局線。

5.如權利要求1所述的電路，其中，所述模式控制信號發生單元被配置成根據所述可變延遲單元的輸出信號的脈沖順序，來區別地產生第一模式控制信號和第二模式控制信號。

6.如權利要求1所述的電路，其中，所述延遲時間控制模塊包括：

檢測單元，所述檢測單元被配置成響應于所述模式數據和所述模式控制信號之間的相位比較的結果，來產生檢測信號；

計數器，所述計數器被配置成對所述檢測信號計數，并且產生初步延遲控制信號；以及

譯碼器，所述譯碼器被配置成將所述初步延遲控制信號譯碼并且產生所述延遲控制信號。

7.如權利要求6所述的電路，其中，所述檢測單元還包括多個延遲器、多個鎖存器、多個觸發器、多個邏輯門以及多個晶體管全部。

8.一種半導體器件的數據輸出電路，包括：

模式數據發生單元，所述模式數據發生單元被配置成經由全局線傳送響應于余量調整使能信號和存儲體選擇信號而產生的模式數據；

可變延遲單元，所述可變延遲單元被配置成將響應于所述存儲體選擇信號而產生的源信號延遲與延遲控制信號相對應的延遲時間；

模式控制信號發生單元，所述模式控制信號發生單元被配置成響應于所述余量調整使能信號和所述可變延遲單元的輸出信號，而產生模式控制信號；以及

延遲時間控制模塊，所述延遲時間控制模塊被配置成響應于所述余量調整使能信號，通過比較所述模式控制信號和所述模式數據的相位，來產生所述延遲控制信號。

9.如權利要求8所述的電路，還包括管道鎖存器，所述管道鎖存器被配置成響應于輸入控制信號，通過接收和布置所述模式數據來產生讀取數據。

10.如權利要求9所述的電路，還包括信號發生單元，所述信號發生單元被配置成響應于所述可變延遲單元的輸出信號而產生所述輸入控制信號。

11.如權利要求8所述的電路，還包括驅動器，所述驅動器被配置成響應于開關信號的激活，而將所述模式數據傳送到所述全局線。

12.如權利要求11所述的電路，其中，所述模式數據發生單元被配置成當所述余量調整使能信號被激活時將所述開關信號去激活。

13.如權利要求8所述的電路，其中，所述模式數據發生單元被配置成響應于所述存儲體選擇信號而轉變所述模式數據。

14.如權利要求8所述的電路，其中，所述模式控制信號發生單元被配置成根據所述可變延遲單元的輸出信號的脈沖順序，來區別地產生第一模式控制信號和第二模式控制信號。

15.如權利要求13所述電路，其中，所述模式控制信號發生單元被配置成根據所述可變延遲單元的輸出信號的脈沖順序，來區別地產生與所述模式數據的低到高轉變相對應的第一模式控制信號，和與所述模式數據的高到低轉變相對應的第二模式控制信號。