[發明專利]AD轉換電路和微控制器以及采樣時間調整方法

有效

• 申請號: 201310064945.5
• 申請日: 2013-03-01
• 公開（公告）號: CN103297053B
• 公開（公告）日: 2017-11-07
• 發明（設計）人: 山田敏己
• 申請（專利權）人: 拉碧斯半導體株式會社
• 主分類號: H03M1/34
• 分類號: H03M1/34
• 代理公司: 中國專利代理(香港)有限公司72001
• 代理人: 何欣亭,李浩

技術領域

本發明涉及具有采樣與保持功能的依次比較型模擬－數字轉換電路（以后，也記載為“AD轉換電路”），特別是，涉及適于根據隨所連接的外部裝置而變化的輸入阻抗來自動進行輸入值的采樣時間的調整的AD轉換電路和微控制器以及采樣時間調整方法。

背景技術

具有采樣與保持功能的AD轉換電路以比較簡單的電路結構實現，與能夠比較廉價地制造的CMOS工藝的整合性高，占用面積也比較小，因而多以LSI（Large Scale Integration：大規模集成電路）構成并內置于微控制器（MCU）中。

這樣的AD轉換電路對多個電容元件施加模擬輸入電壓，并對各電容元件充電（蓄積）該模擬輸入電壓程度的電荷，保持相當于該充電的電荷的電壓，通過與AD轉換電路的內部基準電壓的比較，將模擬輸入電壓以AD轉換電路的分辨率程度的數字值輸出。此外，以下，為了簡化說明，將向電容元件施加模擬輸入電壓而對電容元件充電（蓄積）該模擬輸入電壓程度的電荷，簡單地記為對電容元件充電（蓄積）模擬輸入電壓，等。

在AD轉換電路中，為了盡可能減少外接部件，在微控制器內部，設置用于充電模擬輸入電壓的電容元件，構成采樣與保持電路（以下，也記為采樣保持電路）。

以下，對圖5所示的現有的6比特AD轉換電路的結構與動作進行說明。在圖5的AD轉換電路中，模擬輸入電壓Vain經由導通狀態的開關S1施加于由C梯形電路（ラダー）3內的多個電容元件構成的內部轉換電容陣列（圖中，記為“內部轉換電容”）1。

通過導通開關S1，對電容元件陣列1充電模擬輸入電壓Vain后，斷開開關S1并切斷模擬輸入電壓Vain與C梯形電路3，其后，AD轉換電路開始AD轉換（從模擬信號到數字信號的轉換）。開始AD轉換時，內部電容元件陣列1的各電容元件通過由數字邏輯電路構成的控制電路2，通過開關SW1～SW7與開關S4，與基準電壓Vref或GND的任一方連接。

比較器電路4與內部電容元件陣列1的一端（Cin）連接，根據AD轉換結果輸出“高（High）”或“低（Low）”電平。

比較器電路4中的AD轉換動作在由控制電路2進行的控制下進行，所述控制基于采用從與AD轉換電路一起設置在LSI內的未圖示的微型計算機（以下，也稱為中央處理裝置或CPU）輸入的基本時鐘信號CLK以及控制信號。另外，來自比較器電路4的輸出被輸入至控制電路2，從控制電路2作為轉換結果輸出至微型計算機。

在這樣的結構的AD轉換電路中，內部電容元件陣列1整體地被充電Q＝64pF×(Vt-Vain)的電荷。此外，Vt為比較器電路4的閾值電壓，此時，模擬輸入電壓Vain的輸入用的開關S1以及比較器電路4中的開關S2、S3為ON（導通：連接狀態）。

該充電期間結束時，通過控制電路2的控制，使模擬輸入用開關S1以及比較器電路4的開關S2、S3為OFF（斷開：截止狀態），蓄積在內部電容元件陣列1的電荷一直保持到通過比較器電路4進行的AD轉換結束為止。

在通過比較器電路4進行的AD轉換中，以最上位比特的轉換為例，僅有32pF的電容元件通過開關SW1連接到模擬輸入電壓（這里為基準電壓Vref）側，除此以外的電容元件全部經由開關SW2～SW7及開關S4連接到GND。

本例的AD轉換電路為10bit（bit9～bit0）的AD轉換電路，“9bit”為最上位bit，在該連接狀態下，設內部電容元件陣列1的一端（Cin：比較器電路4側）上的電壓為“V9”時，蓄積在內部電容元件陣列1的電荷（Q）不變，下式（1）成立。

Q＝64pF×(Vt-Vain)＝32pF×(V9-Vref)＋32pF×(V9-GND）…（1）

設轉換電壓范圍為從電源電壓VDD到接地（0V）時，即，設基準電壓Vref＝電源電壓VDD、GND＝0V時，作為比較器電路4的輸入部（Cin）的電壓變化量的“Vt-V9”的值成為“Vt-V9＝Vain-（1/2）×VDD”。

在比較器電路4中，以V9的值比Vt的值高還是低來判定轉換結果，因而若“Vain＞（1/2）×VDD”則“V9＜Vt”，轉換結果為“1”（High，高），若“Vain＜（1/2）×VDD”則“V9＞Vt”，轉換結果為“0”（Low，低）。

因此，最上位比特的判定以模擬輸入電壓Vain比“（1/2）×VDD”大還是小來決定。其他比特也用與最上位比特同樣的動作來轉換。