[發明專利]半導體器件及其形成方法

有效

• 申請號: 201310064436.2
• 申請日: 2013-02-28
• 公開（公告）號: CN103855028B
• 公開（公告）日: 2018-04-17
• 發明（設計）人: 王參群;方子韋
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/8238;H01L29/78;H01L29/06
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,孫征

1.一種制造半導體器件的方法，包括：

在襯底上方形成NMOS柵極結構；

緊鄰所述NMOS柵極結構在所述襯底中形成非晶區；

在所述非晶區中形成輕摻雜源極/漏極(LDD)區；

在所述NMOS柵極結構上方沉積應力膜；

實施退火工藝，其中，所述退火工藝在所述襯底中緊鄰所述NMOS柵極結構形成位錯，所述位錯在夾斷點處開始形成，并且所述夾斷點與所述NMOS 柵極結構的鄰近的柵極邊緣形成水平緩沖區；以及

去除所述應力膜。

2.根據權利要求1所述的方法，進一步包括：

在形成所述非晶區之后，在所述NMOS柵極結構和所述襯底上方形成偽間隔件層；以及

圖案化所述偽間隔件層以緊鄰所述NMOS柵極結構的側壁形成間隔件。

3.根據權利要求2所述的方法，其中，所述偽間隔件層包括間隔件層和襯里層。

4.根據權利要求1所述的方法，其中，所述位錯的深度小于30nm。

5.根據權利要求1所述的方法，其中，所述位錯的距離小于5nm。

6.根據權利要求1所述的方法，其中，使用注入工藝用原子質量小于28的物質來形成所述非晶區。

7.根據權利要求1所述的方法，其中，使用注入工藝用硅(Si)物質來形成所述非晶區。

8.根據權利要求1所述的方法，其中，使用注入劑量為1×10¹⁴原子/平方厘米至2×10¹⁵原子/平方厘米的注入工藝來形成所述非晶區。

9.根據權利要求1所述的方法，其中，使用注入能量小于20KeV的注入工藝來形成所述非晶區。

10.根據權利要求1所述的方法，其中，當形成所述非晶區時，不存在緊鄰所述NMOS柵極結構的側壁的側壁間隔件。

11.根據權利要求1所述的方法，其中，所述應力膜在所述退火工藝中提供張應力。

12.一種制造半導體器件的方法，包括：

在襯底上方形成NMOS柵極結構和PMOS柵極結構；

在所述PMOS柵極結構上方形成保護件；

實施注入工藝以緊鄰所述NMOS柵極結構的相對邊緣在所述襯底中形成非晶區；

在所述非晶區中形成輕摻雜源極/漏極(LDD)區；

緊鄰所述NMOS柵極結構和所述PMOS柵極結構的側壁形成間隔件；

在所述間隔件、所述NMOS柵極結構和所述PMOS柵極結構上方沉積應力膜；

實施退火工藝以使所述非晶區再結晶，其中，所述退火工藝在所述襯底中緊鄰所述NMOS柵極結構形成位錯，所述位錯在夾斷點處開始形成，并且所述夾斷點與所述NMOS 柵極結構的鄰近的柵極邊緣形成水平緩沖區；以及

去除所述應力膜。

13.根據權利要求12所述的方法，其中，使用小于20KeV的注入能量來實施所述注入工藝。

14.根據權利要求12所述的方法，其中，使用Si物質來實施所述注入工藝。

15.根據權利要求12所述的方法，其中，所述退火工藝緊鄰所述NMOS柵極結構在所述襯底中形成距離小于3nm的所述位錯。

16.根據權利要求12所述的方法，其中，所述非晶區的厚度小于150nm。

17.一種半導體器件，包括：

NMOS柵極結構，位于襯底上方；以及

位錯，緊鄰所述NMOS柵極結構的邊緣位于所述襯底中，所述位錯的距離小于3nm，其中，所述位錯在夾斷點處開始形成，并且所述夾斷點與所述NMOS 柵極結構的鄰近的柵極邊緣形成水平緩沖區。

18.根據權利要求17所述的器件，其中，所述NMOS柵極結構包括在其中具有Si物質但不具有鍺(Ge)的源極/漏極(S/D)區。

19.根據權利要求17所述的器件，其中，所述位錯的距離小于1nm。