[發(fā)明專利]用于圖像傳感器基于sigma-delta ADC的讀出電路及工作時(shí)序

有效

• 申請(qǐng)?zhí)枺?/td>: 201310062075.8
• 申請(qǐng)日: 2013-02-28
• 公開(kāi)（公告）號(hào): CN103139500A
• 公開(kāi)（公告）日: 2013-06-05
• 發(fā)明（設(shè)計(jì)）人: 姚素英;聶凱明;徐江濤;高靜;史再峰;高志遠(yuǎn)
• 申請(qǐng)（專利權(quán)）人: 天津大學(xué)
• 主分類號(hào): H04N5/378
• 分類號(hào): H04N5/378;H04N5/3745
• 代理公司: 天津市北洋有限責(zé)任專利代理事務(wù)所 12201
• 代理人: 杜文茹

1.一種用于圖像傳感器基于sigma-delta?ADC的讀出電路，其特征在于，包括有依次連接的積分器陣列（1）、比較器（2）、加法器（3）和第一寄存器（4），其中，所述的加法器（3）的輸出端通過(guò)N-bit鎖存器陣列（5）連接輸入端，所述的比較器（2）的輸出端還依次連接1-bit鎖存器陣列（6）、第二寄存器（7）和1-bit數(shù)模轉(zhuǎn)換器（8），所述的1-bit數(shù)模轉(zhuǎn)換器（8）的輸出連接積分器陣列（1）的負(fù)向輸入端，所述的積分器陣列（1）的正向輸入端連接像素的輸出信號(hào)，所述的第一寄存器（4）的輸出端為該輸出電路的輸出端。

2.根據(jù)權(quán)利要求1所述的用于圖像傳感器基于sigma-delta?ADC的讀出電路，其特征在于，所述的積分器陣列（1）包括有運(yùn)算放大器F，連接在運(yùn)算放大器F的負(fù)輸入端的第一模擬信號(hào)總線（9）、連接在運(yùn)算放大器F的正輸出端的第二模擬信號(hào)總線（10）、連接在運(yùn)算放大器F的正輸入端的第三模擬信號(hào)總線（11）以及連接在運(yùn)算放大器F的負(fù)輸出端的第四模擬信號(hào)總線（12），并聯(lián)連接在第一模擬信號(hào)總線（9）和第二模擬信號(hào)總線（10）之間的M組第一開(kāi)關(guān)組件（17），并聯(lián)連接在第三模擬信號(hào)總線（11）和第四模擬信號(hào)總線（12）之間的M組第二開(kāi)關(guān)組件（18），所述的運(yùn)算放大器F的負(fù)輸入端還分別連接采樣電容Cs1和開(kāi)關(guān)S14，所述的運(yùn)算放大器F的正輸入端還分別連接采樣電容Cs2和開(kāi)關(guān)S13，所述的開(kāi)關(guān)S14和開(kāi)關(guān)S13的另一端接共模電壓，采樣電容Cs1的另一端分別通過(guò)開(kāi)關(guān)S11連接像素輸出的復(fù)位信號(hào)，以及通過(guò)開(kāi)關(guān)S22連接1-bit數(shù)模轉(zhuǎn)換器（8）的正輸出端，所述的采樣電容Cs2的另一端分別通過(guò)開(kāi)關(guān)S12連接像素輸出的曝光信號(hào)，以及通過(guò)開(kāi)關(guān)S21連接1-bit數(shù)模轉(zhuǎn)換器（8）的負(fù)輸出端，所述的運(yùn)算放大器F的正輸出端還連接比較器（2）的正輸入端，所述的運(yùn)算放大器F的負(fù)輸出端還連接接比較器（2）的負(fù)輸入端，所述的M為大于等于2的整數(shù)。

3.根據(jù)權(quán)利要求2所述的用于圖像傳感器基于sigma-delta?ADC的讀出電路，其特征在于，所述的M組第一開(kāi)關(guān)組件（17）和M組第二開(kāi)關(guān)組件（18）內(nèi)部結(jié)構(gòu)相同，其中，第一組開(kāi)關(guān)組件（17）包括有依次串聯(lián)連接的開(kāi)關(guān)S311、積分電容C1和開(kāi)關(guān)S321，所述的開(kāi)關(guān)S311的另一端連接第一模擬信號(hào)總線（9），所述的開(kāi)關(guān)S321的另一端連接第二模擬信號(hào)總線（10），所述的積分電容C1上并聯(lián)連接開(kāi)關(guān)S41；以此類推，第M組開(kāi)關(guān)組件（17）包括有依次串聯(lián)連接的開(kāi)關(guān)S31M、積分電容CM和開(kāi)關(guān)S32M，所述的開(kāi)關(guān)S31M的另一端連接第一模擬信號(hào)總線（9），所述的開(kāi)關(guān)S32M的另一端連接第二模擬信號(hào)總線（10），所述的積分電容CM上并聯(lián)連接開(kāi)關(guān)S4M，所述的M為大于等于2的整數(shù)。

4.根據(jù)權(quán)利要求1所述的用于圖像傳感器基于sigma-delta?ADC的讀出電路，其特征在于，所述的N-bit鎖存器陣列（5）包括有M個(gè)N-bit鎖存器，所述M個(gè)N-bit鎖存器的輸入端分別對(duì)應(yīng)通過(guò)聯(lián)動(dòng)開(kāi)關(guān)S51～S5M連接到第二數(shù)字信號(hào)總線（14），輸出端分別對(duì)應(yīng)通過(guò)聯(lián)動(dòng)開(kāi)關(guān)S61～S6M連接到第一數(shù)字信號(hào)總線（13），所述的第一數(shù)字信號(hào)總線（13）連接加法器（3）的輸入端，所述的加法器（3）的輸出端通過(guò)第二數(shù)字信號(hào)總線（14）連接第一寄存器（4）。

5.根據(jù)權(quán)利要求1所述的用于圖像傳感器基于sigma-delta?ADC的讀出電路，其特征在于，所述的1-bit鎖存器陣列（6）包括有M個(gè)1-bit鎖存器，所述M個(gè)1-bit鎖存器的輸入端分別對(duì)應(yīng)通過(guò)聯(lián)動(dòng)開(kāi)關(guān)S51～S5M連接到第三數(shù)字信號(hào)總線（15），輸出端分別對(duì)應(yīng)通過(guò)聯(lián)動(dòng)開(kāi)關(guān)S61～S6M連接到第四數(shù)字信號(hào)總線（16），所述的第三數(shù)字信號(hào)總線（15）連接在比較器（2）的輸出端和加法器（3）的輸入端上，所述的第四數(shù)字信號(hào)總線（16）連接第二寄存器（7）的輸入端，所述的M為大于等于2的整數(shù)。

6.一種權(quán)利要求1所述的用于圖像傳感器基于sigma-delta?ADC的讀出電路的工作時(shí)序，其特征在于，包括如下步驟：

1）當(dāng)開(kāi)關(guān)S11～S14閉合時(shí)，采樣電容Cs1、Cs2采集像素輸出信號(hào)Vpixel_rst–Vpixel_sig，將M個(gè)積分電容C1與第一模擬信號(hào)總線（9）和第二模擬信號(hào)總線（10）均斷開(kāi)連接；

2）將開(kāi)關(guān)S11～S14斷開(kāi)，開(kāi)關(guān)S21、S22閉合，將第一組N-bit鎖存器通過(guò)開(kāi)關(guān)S6連接到第一數(shù)字信號(hào)總線（13）上，第一組1-bit鎖存器通過(guò)開(kāi)關(guān)S7連接到第四數(shù)字信號(hào)總線（16）上，第四數(shù)字信號(hào)總線（16）控制1-bit模數(shù)轉(zhuǎn)換器輸出差分電壓Vdacp-Vdacn，大小是由1-bit鎖存器中存儲(chǔ)的數(shù)字量決定的，模數(shù)轉(zhuǎn)換器的輸出通過(guò)開(kāi)關(guān)S21、S22連接到采樣電容Cs1、Cs2左極板，此時(shí)第一組積分電容C1通過(guò)開(kāi)關(guān)S31、S32連接到第一模擬信號(hào)總線（9）和第二模擬信號(hào)總線（10）之間，以及第三模擬信號(hào)總線（11）和第四模擬信號(hào)總線（12）之間，此時(shí)運(yùn)放輸出的差分電壓為：

(Vpixel_rst–Vpixel_sig)–(Vdacp-Vdacn)

同時(shí)比較器完成對(duì)運(yùn)放輸出差分電壓與0電壓的比較，比較后的數(shù)字量與第一數(shù)字信號(hào)總線（13）中的數(shù)字量通過(guò)加法器完成累加；

3）當(dāng)S11～S14再次閉合時(shí)，開(kāi)關(guān)S8閉合將比較器的輸出通過(guò)第三數(shù)字信號(hào)總線15存入第一組1-bit鎖存器中，將加法器的輸出通過(guò)第二數(shù)字信號(hào)總線（14）存入第一組N-bit鎖存器中，以此類推，不斷重復(fù)步驟1）～步驟3）直到第一組電容已經(jīng)完成M-1次累加，其中M為大于等于2的整數(shù)。