[發(fā)明專利]基于深亞微米CMOS工藝適用于大規(guī)模像素陣列的像素結構有效
| 申請?zhí)枺?/td> | 201310061690.7 | 申請日: | 2013-02-27 |
| 公開(公告)號: | CN103139496A | 公開(公告)日: | 2013-06-05 |
| 發(fā)明(設計)人: | 徐江濤;金偉松;姚素英;高靜;史再峰 | 申請(專利權)人: | 天津大學 |
| 主分類號: | H04N5/374 | 分類號: | H04N5/374;H04N5/357;H01L27/146 |
| 代理公司: | 天津市北洋有限責任專利代理事務所 12201 | 代理人: | 杜文茹 |
| 地址: | 300072*** | 國省代碼: | 天津;12 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 基于 微米 cmos 工藝 適用于 大規(guī)模 像素 陣列 結構 | ||
技術領域
本發(fā)明涉及一種像素結構。特別是涉及一種低電源電壓供電、高動態(tài)范圍、高信噪比的基于深亞微米CMOS工藝適用于大規(guī)模像素陣列的像素結構。
背景技術
CMOS(Complementary?Metal?Oxide?Semiconductor,互補金屬氧化物半導體)圖像傳感器具有功耗低、集成度高、成本低、抗輻照性好等特點,在部分領域已逐漸取代CCD(Charge?Coupled?Device,電感耦合器件)圖像傳感器。
當今CMOS圖像傳感器主要是有源像素傳感器(Active?Pixel?Sensor,APS),其像素陣列廣泛采用以4T像素結構為代表的‘電荷積分’工作模式,其電路結構如圖1所示,像素由PD(Pinned?Photodiode,表面箝位光電二極管)、傳輸門(MTG)、復位管(MRS)、放大管(MSF)和選通管(MSEL)組成。其工作過程為:1、復位:ΦRS信號置為高電平,浮空擴散區(qū)(floating?diffusion,F(xiàn)D)節(jié)點被復位。2、積分:曝光過程中,傳輸柵ΦTG電壓升高,在PD中收集到的光生電子進入FD節(jié)點,在規(guī)定積分時間內完成電荷積分過程,最后導出的電子數(shù)與曝光的強度有關,光強越大,流入FD的電子越多,輸出電壓VOUT越小;同理,光強越小,輸出電壓VOUT越大。即光敏節(jié)點的輸出電壓反映了光強信息,以這種模式工作的通常稱為“電荷積分型”圖像傳感器。
動態(tài)范圍(Dynamic?Range,DR)和信噪比(Signal-to-Noise?Ratio,SNR)圖像傳感器的兩項重要指標。動態(tài)范圍定義為像素的最大可探測非飽和信號與最小可測信號的比值。最大非飽和信號是像素的滿阱容量或像素最大輸出電壓擺幅,它受到電源電壓的限制,通常電源電壓越大像素最大輸出電壓擺幅越大,電源電壓越小像素最大輸出電壓擺幅小;最小可測信號為無輸入信號時噪聲的均方根,即受到噪聲限值。信噪比定義為信號與噪聲的功率之比。信噪比越大,信號相對較強,噪聲對圖像的影響就相對降低,因此得到的圖像質量較高。
隨著CMOS工藝特征尺寸不斷減小,尤其是先進的深亞微米CMOS工藝,使集成電路所需的電源電壓不斷降低,這給CMOS集成電路帶來了高集成度、高速度、低功耗等一系列優(yōu)勢。然而,基于這種小尺寸CMOS工藝的集成電路,電源電壓的下降及電路噪聲的上升是必然趨勢,如上所述,這將導致由這種像素構成的圖像傳感器DR和SNR大幅下降。這成為小尺寸工藝下模擬像素圖像傳感器發(fā)展的瓶頸。
為克服這種DR和SNR的下降,在圖像傳感器的發(fā)展進程中,研究人員開發(fā)出了基于PWM(Pulse?Width?Modulation,脈沖寬度調制)工作模式的圖像傳感器。與傳統(tǒng)的電荷積分型圖像傳感器中所有像素受限于固定積分時間不同,基于時間的圖像傳感器可以根據(jù)每個像素選擇最適合的積分時間,并且這種積分時間可以代表光強度,即獲得時域的圖像信息。
基于PWM的像素結構參考圖2,一個典型的PWM像素由光電二極管PD、復位管MRST、像素級比較器和像素級/列級/陣列級存儲器組成。復位管MRST連接電源和PD反向輸入端(CPD為PD寄生電容),比較器的輸入端分別為PD節(jié)點電壓VPD和設定的參考電壓Vref,比較器輸出端Vout通過反相器接入存儲器寫控制端,存儲器的輸入數(shù)據(jù)由像素陣列外部的全局計數(shù)器輸入。其工作過程如下:PD先復位至復位電壓Vrst,在像素積分的過程中,PD節(jié)點電容因外界光強作用產生的光生電流而放電,節(jié)點電壓下降,比較器比較PD節(jié)點電壓與Vref之間的關系,當它降低至Vref時,該比較器的輸出Vout發(fā)生跳變,這一跳變信號控制存儲器進行一次“寫”操作,保存當前全局計數(shù)器的數(shù)值,并可通過存儲器“讀”控制端控制讀出數(shù)據(jù)。此時存儲器中的數(shù)據(jù)即為該像素的積分時間tsig量化值,等價于像素從積分開始到其比較器輸出翻轉之間的時間間隔所形成的脈沖寬度,其值為:
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于天津大學,未經天津大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310061690.7/2.html,轉載請聲明來源鉆瓜專利網。





