[發明專利]在Si基上制備InP基HEMT的方法有效
| 申請號: | 201310061105.3 | 申請日: | 2013-02-27 |
| 公開(公告)號: | CN103137477A | 公開(公告)日: | 2013-06-05 |
| 發明(設計)人: | 李士顏;周旭亮;于鴻艷;李夢珂;米俊萍;潘教青 | 申請(專利權)人: | 中國科學院半導體研究所 |
| 主分類號: | H01L21/335 | 分類號: | H01L21/335;H01L21/205 |
| 代理公司: | 中科專利商標代理有限責任公司 11021 | 代理人: | 宋焰琴 |
| 地址: | 100083 *** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | si 制備 inp hemt 方法 | ||
技術領域
本發明涉及一種在Si基上制備InP基HEMT(高電子遷移率場效應晶體管)的方法,特別是一種將MOCVD和高深寬比溝槽限制技術(AspectRatio?Trapping,ART)結合起來在Si基上制備InP基HEMT的方法。
背景技術
高電子遷移率場效應晶體管(HEMT),又稱調制摻雜場效應晶體管(MODFET),是一種以襯底材料與另一種寬帶隙材料形成的異質界面的二維電子氣導電的場效應晶體管(FET)。因其溝道中無雜質,基本上不存在電離雜質散射對電子運動的影響,因此電子遷移率更高而得名。HEMT的工作原理是通過控制柵極電壓的變化使源、漏之間的溝道電流產生相應的變化,從而達到放大信號的目的。其優點是具有高的頻率和低噪聲特性。HEMT現已應用于衛星電視、移動通信、軍事通信和雷達系統的接受電路中。自從1980年GaAs基HEMT研制成功以來,得到了很快的發展。而InP基HEMT具有更高的工作頻率和更低的噪聲,用于毫米波高頻波段和亞毫米波頻段。
然而HEMT一般是基于III-V族半導體材料制備的。與現在的Si基集成電路工藝不能兼容,限制了HEMT的應用。并且隨著集成度的不斷提高,集成電路技術發展到22納米技術節點及以下時,Si基集成電路技術在速度、功耗、集成度、可靠性等方面將受到一系列基本物理問題和工藝技術問題的限制,并且昂貴的生產線建設和制造成本使集成電路產業面臨巨大的投資風險,Si基集成面臨著巨大的挑戰,因而實現Si基上高遷移率器件的制備和兼容是解決這一問題的有效途徑,因此實現Si基上的III-V族器件的制備是應對Si基集成挑戰的有效方法。
在Si襯底上外延高質量的III-V族半導體材料是制備Si基高遷移率器件的前提。但是InP材料與Si的晶格失配較大,熱適配較大,因此在異質外延時會產生大量的位錯。同時,由于極性材料在非極性襯底上外延以及襯底臺階的存在,外延層中會產生大量的反相疇(Anti-phase?domain,APD),反相疇邊界(Anti-phase?boundary,APB)是載流子的散射和復合中心,同時在禁帶引入缺陷能級。這些位錯和反相疇邊界會一直延伸到外延層的表面,嚴重影響了外延層的質量,降低載流子的遷移率。Si基III-V族HEMT器件的制備必須解決InP與Si的晶格失配和反相疇這兩個問題。
發明內容
(一)要解決的技術問題
本發明的目的在于,提供一種在Si基上制備InP基HEMT的方法,該方法可以在Si基上制備InP基HEMT器件,該類型的HEMT器件可以與傳統的Si工藝兼容,提高器件速率,降低功耗,并且極大的擴展了HEMT的應用領域。該方法使用MOCVD生長技術,通過改變原料并結合高深寬比溝槽限制技術,抑制了InP/Si界面失配位錯的產生和APD向在垂直方向向外延層的延伸,從而得到高質量的InP外延層,進而在溝道內高質量外延層上設計制作高遷移率場效應晶體管(HEMT)器件。
(二)技術方案
為解決上述技術問題,本發明提出一種在Si基上制備InP基HEMT的方法,包括如下步驟:步驟S1:在硅襯底上生長SiO2層;步驟S2:刻蝕所述SiO2層,以在該SiO2層上形成多個溝槽,并使溝槽底部露出所述硅襯底;步驟S3:采用低壓MOCVD工藝在所述溝槽內依次生長第一InP緩沖層、摻Fe的InP半絕緣層、第二InP緩沖層、GaInAs溝道層、AlInAs隔離層、摻雜Si的AlInAs供應層、勢壘層、摻雜Si的GaInAs接觸層;步驟S4:在所述摻雜Si的GaInAs接觸層上制作源極、漏極和柵極。
在本發明的一種具體實施例中,所述Si襯底為p型電阻率大于2000Ωcm的高阻(001)Si。
在本發明的一種具體實施例中,所述SiO2層的厚度為500~1000nm,所述溝槽的寬度為200~300nm。
在本發明的一種具體實施例中,在所述步驟S2中,當所述溝槽底部的SiO2層的厚度為一定厚度時停止刻蝕并清洗溝槽,以除去所述溝槽底部剩余的SiO2層,以露出硅襯底
在本發明的一種具體實施例中,在所述步驟S3中,所述低壓MOCVD工藝控制反應室生長壓力為70~120mBar。
在本發明的一種具體實施例中,在所述步驟S3中,生長所述第一InP緩沖層的生長溫度和生長速率低于生長其他各層的生長溫度和生長速率。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中國科學院半導體研究所,未經中國科學院半導體研究所許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310061105.3/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:干式交流獨立式電子式互感器
- 下一篇:微波低噪聲封裝器件用噪聲參數測試夾具
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





