[發(fā)明專利]一種小數(shù)分頻鎖相環(huán)電路及分頻比控制方法

有效

• 申請?zhí)枺?/td>: 201310060819.2
• 申請日: 2013-02-26
• 公開（公告）號(hào): CN103152034B
• 公開（公告）日: 2017-02-08
• 發(fā)明（設(shè)計(jì)）人: 何攀峰;劉亮;樊曉騰;劉盛;左永鋒
• 申請（專利權(quán)）人: 中國電子科技集團(tuán)公司第四十一研究所
• 主分類號(hào): H03L7/085
• 分類號(hào): H03L7/085;H03L7/18
• 代理公司: 北京科億知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙)11350
• 代理人: 湯東鳳

1.一種小數(shù)分頻鎖相環(huán)電路，其特征在于，包括：參考時(shí)鐘、鑒相器、環(huán)路積分器、壓控振蕩器、預(yù)置及掃描數(shù)模轉(zhuǎn)換器、前置分頻器和Σ‐Δ小數(shù)分頻器；壓控振蕩器的輸出信號(hào)，一路直接輸出，另一路先除4或除8，由前置分頻器和Σ‐Δ小數(shù)分頻器實(shí)現(xiàn)分頻，鑒相器對分頻后的信號(hào)與參考時(shí)鐘輸出的參考信號(hào)進(jìn)行鑒相，環(huán)路積分器對鑒相器輸出的鑒相誤差信號(hào)進(jìn)行積分濾波，生成壓控振蕩器調(diào)諧誤差控制信號(hào)，控制壓控振蕩器的輸出信號(hào)并使其鎖定在參考時(shí)鐘頻率上。

2.如權(quán)利要求1所述的小數(shù)分頻鎖相環(huán)電路，其特征在于，所述Σ‐Δ小數(shù)分頻器為FPGA電路。

3.如權(quán)利要求2所述的小數(shù)分頻鎖相環(huán)電路，其特征在于，所述Σ‐Δ小數(shù)分頻器包括：送數(shù)端，接收小數(shù)分頻比信號(hào)；工作時(shí)鐘，接收所述參考時(shí)鐘輸出的參考信號(hào)；輸入端，接收所述前置分頻器的輸出信號(hào)；輸出端，發(fā)送分頻后的輸出信號(hào)到所述鑒相器。

4.如權(quán)利要求3所述的小數(shù)分頻鎖相環(huán)電路，其特征在于，所述壓控振蕩器輸出信號(hào)頻率為小數(shù)分頻比乘以參考時(shí)鐘再乘以4或8。

5.如權(quán)利要求4所述的小數(shù)分頻鎖相環(huán)電路，其特征在于，所述小數(shù)分頻比共有118位，存儲(chǔ)在所述Σ‐Δ小數(shù)分頻器的寄存器中。

6.一種基于權(quán)利要求5所述的小數(shù)分頻鎖相環(huán)電路的分頻比控制方法，其特征在于，包括以下步驟：

步驟1，將壓控振蕩器的輸出信號(hào)，一路直接輸出，另一路除4或除8，然后由變模前置分頻器和Σ‐Δ小數(shù)分頻器實(shí)現(xiàn)分頻；

步驟2，通過鑒相器將分頻后的信號(hào)與參考時(shí)鐘輸出的參考信號(hào)進(jìn)行鑒相，輸出鑒相誤差信號(hào)；

步驟3，通過環(huán)路積分器對鑒相誤差信號(hào)進(jìn)行積分濾波，生成壓控振蕩器調(diào)諧誤差控制信號(hào)，控制壓控振蕩器的輸出信號(hào)并使其鎖定在參考信號(hào)頻率上。

7.如權(quán)利要求6所述的分頻比控制方法，其特征在于，點(diǎn)頻工作時(shí)，串行輸入小數(shù)分頻比，存放在寄存器的相應(yīng)位置中，掃描步進(jìn)為0；小數(shù)分頻比送數(shù)完畢時(shí)，小數(shù)分頻器開始工作。

8.如權(quán)利要求7所述的分頻比控制方法，其特征在于，當(dāng)準(zhǔn)備掃頻工作時(shí)，根據(jù)設(shè)定的掃頻起始頻率、終止頻率和掃描時(shí)間等參數(shù)計(jì)算出起始頻率時(shí)的小數(shù)分頻比和掃頻時(shí)的分頻比步進(jìn)，將此時(shí)的小數(shù)分頻比和分頻比步進(jìn)送入到寄存器。

9.如權(quán)利要求8所述的分頻比控制方法，其特征在于，當(dāng)掃頻開始時(shí)，小數(shù)分頻鎖相環(huán)首先鎖定在起始頻率上，然后小數(shù)分頻比按照計(jì)算好的步進(jìn)在參考時(shí)鐘的作用下累加一次，鎖相環(huán)鎖相在該小數(shù)分頻比對應(yīng)的頻率點(diǎn)上；然后小數(shù)分頻比再累加一次，鎖相環(huán)又在該小數(shù)分頻比對應(yīng)的頻率點(diǎn)上鎖相，依此進(jìn)行全頻段鎖相掃描。