[發明專利]基于ART結構的硅基溝槽內生長GaAs材料的NMOS器件

有效

• 申請號: 201310060711.3
• 申請日: 2013-02-27
• 公開（公告）號: CN103177971A
• 公開（公告）日: 2013-06-26
• 發明（設計）人: 李夢珂;周旭亮;于紅艷;李士顏;米俊萍;潘教青
• 申請（專利權）人: 中國科學院半導體研究所
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/06
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 宋焰琴

技術領域

本發明涉及一種制備硅基NMOS器件的方法及相應的NMOS器件。具體來說，本發明涉及將MOCVD和高深寬比溝槽限制技術(Aspect?RatioTrapping，ART)結合起來生長材料結構并制備硅基NMOS器件。

背景技術

在過去的近十年，大規模集成電路技術突飛猛進，很大程度上與MOS晶體管的使用和發展有關系。MOS晶體管自從進入集成電路制造行業，通過不斷的發展，至今已經成為工業中最重要的電子器件之一。但是，電子信息產業的發展對集成元器件提出了更高的要求，根據國際半導體產業技術發展藍圖(ITRS2009)的預測，2012年MPU的物理柵長將縮小到22納米。然而，隨著集成電路技術發展到22納米技術節點以下時，使得硅(Si)集成電路技術在速度、功耗、集成度、可靠性等方面受到一系列基本物理問題和工藝技術的限制，并且昂貴的生產線建設和制造成本使集成電路產業面臨巨大的投資風險，傳統的硅CMOS技術采用“縮小尺寸”來實現更小、更快、更廉價的邏輯與存儲器件的發展模式已經難以維持。因此，ITRS清楚的提出，“后22納米”CMOS技術將采用全新的材料、器件結構和集成技術，集成電路技術將在“后22納米”時代面臨重大技術跨越及轉型。

這樣，一些替代硅的材料，如石墨烯，碳納米管，高遷移率鍺(Ge)和III-V半導體材料以及一些新的器件等成為最近幾年的研究重點，其中尤以III-V半導體最為重要。硅基III-V族化合物半導體材料的制備開始于上世紀80年代，遷移率和飽和速度比硅大好幾倍，他們在低場和高場下都具有優異的電子輸運性能，是超高速、低功耗NMOS的理想溝道材料。為了應對集成電路技術所面臨的嚴峻挑戰，采用與硅工藝兼容的高遷移率III-V族半導體材料代替硅溝道，以大幅度提高NMOS的速度并實現低功耗工作研究已經成為近期全球微電子領域的前沿和熱點。

發明內容

(一)要解決的技術問題

本發明的目的在于提供一種基于ART結構的硅基溝槽內生長GaAs材料的NMOS器件的制備方法，以通過制備高質量的硅基GaAs材料，并作為襯底來制備NMOS器件，以與傳統的硅工藝兼容，提高器件的性能和減小功耗。

(二)技術方案

為解決上述技術問題，本發明提出一種制備NMOS器件的方法，包括如下步驟：步驟S1：選擇<100>向<111>方向偏離6°～10°的硅襯底，并在此硅襯底上生長SiO₂層；步驟S2：刻蝕所述SiO₂層，以在該SiO₂層上形成多個高寬比大于2的溝槽，并使溝槽底部露出所述硅襯底；步驟S3：在100～150mBar的生長壓力下，采用MOCVD工藝在所述溝槽內依次生長勢壘層、緩沖層和頂層；步驟S4：在頂層上制作源極、漏極和柵極。

根據本發明的一種具體實施方式，所述硅襯底為p型電阻率大于2000Ωcm的高阻<001>硅。

根據本發明的一種具體實施方式，所述SiO₂層的厚度為500～1000nm，所述形成的溝槽3的寬度為200～300nm。

根據本發明的一種具體實施方式，所述勢壘層的材料為Al_0.3GaAs，并以三甲基鎵、三甲基鋁和砷化氫作為原料，生長過程中V族元素和III族元素的輸入摩爾流量比在20和30之間。

根據本發明的一種具體實施方式，所述緩沖層和頂層的材料均為GaAs，并以叔丁基二氫砷和三乙基鎵作為原料，生長過程中V族元素和III族元素的輸入摩爾流量比在5到15之間。

本發明還提出一種NMOS器件，包括硅襯底和在所述硅襯底上形成的SiO₂層，并且在SiO₂層2中具有多個溝槽，在溝槽中依次生長有勢壘層4、緩沖層5和頂層6，在頂層6上形成源極S、漏極D和柵極G，其中所述硅襯底的<100>向<111>方向偏離6°～10°，并且，所述溝槽的深寬比大于2。

根據本發明的一種具體實施方式，所述硅襯底為p型電阻率大于2000Ωcm的高阻<001>硅。

根據本發明的一種具體實施方式，所述SiO₂層的厚度為500～1000nm，所述形成的溝槽3的寬度為200～300nm。

根據本發明的一種具體實施方式，所述勢壘層的材料為Al_0.3GaAs。

根據本發明的一種具體實施方式，所述緩沖層和頂層的材料均為GaAs。

(三)有益效果