[發(fā)明專利]調(diào)試電路及具有該調(diào)試電路的主板

無效

• 申請?zhí)枺?/td>: 201310060477.4
• 申請日: 2013-02-27
• 公開（公告）號: CN104007683A
• 公開（公告）日: 2014-08-27
• 發(fā)明（設(shè)計(jì)）人: 黃發(fā)生
• 申請（專利權(quán)）人: 鴻富錦精密工業(yè)（深圳）有限公司;鴻海精密工業(yè)股份有限公司
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術(shù)領(lǐng)域

本發(fā)明涉及一種調(diào)試電路及具有該調(diào)試電路的主板。

背景技術(shù)

在主板的設(shè)計(jì)階段，需要調(diào)整主板上一些芯片中控制信號輸入端的電信號值或芯片內(nèi)部寄存器內(nèi)數(shù)據(jù)以達(dá)到控制芯片輸出信號的電壓強(qiáng)弱、跳變時間的快慢等參數(shù)的目的。通常，業(yè)界采用選擇性地將待測的芯片的多個控制控制信號輸入端中的部分或全部控制信號輸入端焊接電阻，再將電阻上拉至電源或下拉至“地”（Ground）。然后觀測待測芯片的輸出信號是否符合當(dāng)前需求。當(dāng)待測芯片的輸出信號不符合當(dāng)前要求時，通常，需要熔融電阻以便調(diào)整焊接電阻的連接位置或在電路板上重新插入所需的上拉或下拉電阻。如此以來，每次在電路板上焊接電阻或者重新插入所需的上拉或者下拉電阻都會造成時間的浪費(fèi)，調(diào)試效率較低。

發(fā)明內(nèi)容

因此，有必要提供一種調(diào)試效率較高的調(diào)試電路。

也有必要提供一種具有該調(diào)試電路的主板。

一種調(diào)試電路，用于調(diào)整一待測芯片輸入的控制信號至一預(yù)期數(shù)值，該待測芯片包括多個控制信號輸入端、至少一數(shù)據(jù)控制信號輸入端及至少一信號輸出端，該調(diào)試電路包括電阻單元及調(diào)整單元，該電阻單元包括多個電阻，該多個控制信號輸入端分別與該多個電阻一一對應(yīng)相連，該調(diào)整單元包括與該電阻單元中的電阻等數(shù)目的控制端，該多個控制端分別通過相應(yīng)電阻連接至每個控制信號輸入端，用于通過改變輸出至該多個控制端的電壓值改變加載在每個控制信號輸入端的電位。

一種主板，該主板包括至少一待測芯片，該待測芯片包括多個控制信號輸入端、至少一數(shù)據(jù)控制信號輸入端及信號輸出端，該主板還包括一調(diào)試電路，用于調(diào)整該待測芯片輸入端的控制信號至一預(yù)期數(shù)值，該調(diào)試電路包括電阻單元及調(diào)整單元，該電阻單元包括多個電阻，該多個控制信號輸入端分別與該多個電阻一一對應(yīng)相連，該調(diào)整單元包括與該電阻單元中的電阻等數(shù)目的控制端，該多個控制端分別通過相應(yīng)電阻連接至每個控制信號輸入端，用于通過改變輸出至該多個控制端的電壓值改變加載在每個控制信號輸入端的電位。

與現(xiàn)有技術(shù)相較，本發(fā)明調(diào)試電路及包括該調(diào)試電路的主板將待測芯片中的每個控制信號輸入端均與電阻單元中的相應(yīng)電阻相連，該多個控制信號輸入端分別與該多個電阻一一對應(yīng)相連，該調(diào)整單元包括與該電阻單元中電阻等數(shù)目的控制端，該多個控制端分別通過相應(yīng)電阻連接至每個控制信號輸入端。通過改變輸出至該多個控制端的電壓值改變加載在每個控制信號輸入端的電位，進(jìn)而改變該待測芯片的輸出信號的大小。實(shí)施本發(fā)明，不需要調(diào)整焊接電阻的連接位置或在主板上重新插入上拉電阻或下拉電阻，從而達(dá)到了提高調(diào)試效率的技術(shù)效果。

附圖說明

下面結(jié)合附圖及較佳實(shí)施方式對本發(fā)明作進(jìn)一步詳細(xì)描述：

圖1為本發(fā)明調(diào)試電路用于檢測待測芯片一較佳實(shí)施方式的示意圖。

主要元件符號說明