[發(fā)明專利]跟蹤保持電路和方法

有效

• 申請?zhí)枺?/td>: 201310059534.7
• 申請日: 2013-02-26
• 公開（公告）號: CN103296999A
• 公開（公告）日: 2013-09-11
• 發(fā)明（設(shè)計）人: 弗雷德里克·達(dá)特內(nèi)
• 申請（專利權(quán)）人: NXP股份有限公司
• 主分類號: H03K5/00
• 分類號: H03K5/00
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 倪斌

1.一種跟蹤保持電路，包括：

所述跟蹤保持電路的輸入和輸出之間的主晶體管(10)，其中主晶體管(10)是由第一組電壓軌供電的集成電路的一部分，所述第一組電壓軌形成數(shù)字內(nèi)核電源；

存儲電容器(12)，用于在主晶體管(10)截止的保持階段期間存儲輸出電壓；

其特征在于所述跟蹤保持電路包括：

緩沖電路(B1)，用于在跟蹤階段期間產(chǎn)生使主晶體管(10)導(dǎo)通的柵極電壓，其中所述緩沖電路適用于基于所述跟蹤保持電路的輸入或輸出電壓和相對于輸入電壓或輸出電壓的電壓階梯來得出柵極電壓，其中通過第二組電壓軌(46)向所述緩沖電路供電，所述第二組電壓軌形成模擬電源，并且具有比第一組電壓軌大的電壓擺幅。

2.根據(jù)權(quán)利要求1所述的跟蹤保持電路，其中緩沖電路(B1)包括在第二組電壓軌之間串聯(lián)的第一電流源晶體管(40)和第二晶體管(42)，其中第一和第二晶體管之間的節(jié)點(14)控制主晶體管(10)的柵極電壓。

3.根據(jù)權(quán)利要求2所述的跟蹤保持電路，其中第一晶體管(40)的柵-源電壓從第二組高電壓軌(46)得出，且第二晶體管(42)的柵極與輸入或輸出相連。

4.根據(jù)權(quán)利要求3所述的跟蹤保持電路，其中第一和第二晶體管之間的節(jié)點(14)與主晶體管(10)的柵極相連。

5.根據(jù)權(quán)利要求4所述的跟蹤保持電路，還包括主晶體管(10)的柵極和地之間的保持晶體管(44)，用于實現(xiàn)保持階段。

6.根據(jù)權(quán)利要求3所述的跟蹤保持電路，其中第一和第二晶體管(40，42)之間的節(jié)點(14)與控制晶體管(52)的柵極相連，其中所述控制晶體管(52)連接在第二組電壓軌的電壓軌(46)與主晶體管(10)的柵極之間。

7.根據(jù)權(quán)利要求6所述的跟蹤保持電路，還包括主晶體管(10)的柵極和地之間的保持晶體管(44)，用于實現(xiàn)保持階段。

8.根據(jù)權(quán)利要求7所述的跟蹤保持電路，還包括電流源(Idc)，用于驅(qū)動電流通過控制晶體管(52)。

9.根據(jù)權(quán)利要求6、7或8所述的跟蹤保持電路，還包括在所述節(jié)點(14)和地之間的第二保持晶體管(44’)，并且第二保持晶體管(44’)與保持晶體管(44)同步地切換。

10.根據(jù)權(quán)利要求2至9中任一項所述的跟蹤保持電路，其中第二組電壓具有至少等于最大輸入電壓、所述電壓階梯和第一電流源晶體管的飽和電壓之和的電壓擺幅。

11.一種模數(shù)轉(zhuǎn)換器電路，包括：根據(jù)任一前述權(quán)利要求所述的跟蹤保持電路；以及所述跟蹤保持電路的輸出側(cè)處的轉(zhuǎn)換電路。

12.一種多路復(fù)用器電路，包括多路復(fù)用器元件和多個跟蹤保持電路，每一個跟蹤保持電路是根據(jù)權(quán)利要求1至10中任一項所述的跟蹤保持電路，并且每一個跟蹤保持電路在相應(yīng)的信號輸入和所述多路復(fù)用器元件之間。

13.一種控制跟蹤保持電路的方法，所述跟蹤保持電路包括該電路的輸入和輸出之間的主晶體管(10)，并且所述跟蹤保持電路是由第一組電壓軌供電的集成電路的一部分，所述第一組電壓軌形成數(shù)字內(nèi)核電源，

其中，所述方法包括在跟蹤階段產(chǎn)生用于導(dǎo)通主晶體管(10)的柵極電壓，

其特征在于使用緩沖電路(B1)產(chǎn)生所述柵極電壓，其中控制所述緩沖電路以基于所述電路的輸入或輸出電壓以及相對于輸入電壓或輸出電壓的電壓階梯來得出柵極電壓，其中通過第二組電壓軌向所述緩沖電路供電，所述第二組電壓軌形成模擬電源，并且具有比第一組電壓軌大的電壓擺幅。

14.根據(jù)權(quán)利要求13所述的方法，其中在多路復(fù)用器電路或模數(shù)轉(zhuǎn)換電路中使用所述跟蹤保持電路。