[發明專利]BCD工藝中的隔離型齊納二極管及其制造方法

有效

• 申請號: 201310058886.0
• 申請日: 2013-02-25
• 公開（公告）號: CN104009098B
• 公開（公告）日: 2016-11-09
• 發明（設計）人: 劉冬華;石晶;段文婷;胡君;錢文生
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L29/866
• 分類號: H01L29/866;H01L29/06;H01L21/329;H01L21/265
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

技術領域

本發明涉及半導體集成電路制造領域，特別是涉及一種BCD工藝中的隔離型齊納二極管。本發明還涉及一種BCD工藝中的隔離型齊納二極管的制造方法。

背景技術

齊納二極管一般用作穩壓管，也是一種晶體二極管。它是利用PN結的擊穿區具有穩定電壓的特性來工作的。穩壓管在穩壓設備和一些電子電路中獲得廣泛的應用。把這種類型的二極管稱為穩壓管，以區別用在整流、檢波和其他單向導電場合的二極管。穩壓二極管的特點就是擊穿后，其兩端的電壓基本保持不變。這樣，當把穩壓管接入電路以后，若由于電源電壓發生波動，或其它原因造成電路中各點電壓變動時，負載兩端的電壓將基本保持不變。穩壓管反向擊穿后，電流雖然在很大范圍內變化，但穩壓管兩端的電壓變化很小。利用這一特性，穩壓管在電路中能起穩壓作用。因為這種特性，穩壓管主要被作為穩壓器或電壓基準元件使用。其伏安特性見穩壓二極管可以串聯起來以便在較高的電壓上使用，通過串聯就可獲得更多的穩定電壓。

隔離型齊納二極管可以實現正負電壓的加載，而不是僅限制于加載正電壓或者負電壓。

BCD工藝是一種單片集成工藝技術，1986年由意法半導體(ST)公司率先研制成功，這種技術能夠在同一芯片上制作雙極型晶體管（Bipolar），互補金屬氧化物半導體（CMOS）和雙擴散金屬氧化物半導體場效應管（DMOS）器件。BCD工藝把Bipolar和CMOS器件同時制作在同一芯片上，它綜合了雙極型晶體管器件高跨導、強負載驅動能力和CMOS集成度高、低功耗的優點，使其互相取長補短，發揮各自的優點。更為重要的是，它集成了DMOS功率器件，DMOS可以在開關模式下工作，功耗極低。不需要昂貴的封裝和冷卻系統就可以將大功率傳遞給負載。低功耗是BCD工藝的一個主要優點之一。整合過的BCD工藝制程，可大幅降低功率耗損，提高系統性能，節省電路的封裝費用，并具有更好的可靠性。

由于穩壓管在穩壓設備和一些電子電路中的廣泛應用，如果能夠將隔離型齊納二極管和BCD工藝集成在一起實現，將會進一步降低成本、提高電路系統的性能以及可靠性。

發明內容

本發明所要解決的技術問題是提供一種BCD工藝中的隔離型齊納二極管，能夠和BCD工藝良好的集成，不僅能夠降低工藝成本，還能使整個集成電路的系統性能和可靠性得到提高。為此，本發明還提供一種BCD工藝中的隔離型齊納二極管的制造方法。

為解決上述技術問題，本發明提供的BCD工藝中的隔離型齊納二極管包括：

N型深阱，形成于半導體襯底上并用于實現隔離型齊納二極管的隔離。

P型區，形成于所述N型深阱中并被所述N型深阱包圍，所述P型區包括疊加而成的高壓P阱、P阱和P型基區，所述P阱的結深小于所述高壓P阱的結深、且所述P阱疊加在所述高壓P阱中，所述P型基區的結深小于所述P阱的結深、且所述P型基區疊加在所述P阱中。

在所述半導體襯底上形成有淺溝槽隔離結構并由所述淺溝槽隔離隔離出有源區，所述淺溝槽隔離的底部深度小于所述P型基區的結深；所述P型區至少包圍2個所述有源區。

N型區，由形成于被所述P型區所包圍的、一個以上的所述有源區中的N型源漏注入區組成，所述N型區底部和所述P型區接觸并形成所述隔離型齊納二極管的PN結。

P型引出區，由形成于被所述P型區所包圍、且和所述N型區所屬有源區不相同的有源區中P型源漏注入區組成，所述P型引出區和所述P型區接觸并用于引出所述P型區。

低壓N阱，形成于所述N型深阱中并位于所述P型區外部，在所述低壓N阱表面形成有由N型源漏注入區組成的N型深阱引出區。

進一步的改進是，所述隔離型齊納二極管的所述N型深阱的工藝條件和BCD工藝中的DMOS器件的N型深阱的工藝條件相同；所述隔離型齊納二極管的所述低壓N阱的工藝條件和BCD工藝中的DMOS器件的低壓N阱的工藝條件相同。

進一步的改進是，所述P型區的高壓P阱的工藝條件和BCD工藝中的DMOS器件的高壓P阱的工藝條件相同；所述P型區的P阱的工藝條件和所述BCD工藝中的DMOS器件的P阱的工藝條件相同；所述P型區的P型基區的工藝條件和所述BCD工藝中的Bipolar器件的P型基區的工藝條件相同。

進一步的改進是，所述N型區和所述N型深阱引出區的N型源漏注入區的工藝條件都和所述BCD工藝中的CMOS器件的N型源漏注入區的工藝條件相同；所述P型引出區的P型源漏注入區的工藝條件和所述BCD工藝中的CMOS器件的P型源漏注入區的工藝條件相同。