[發(fā)明專(zhuān)利]面向高速緩沖存儲(chǔ)器的可綜合偽隨機(jī)驗(yàn)證方法及裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201310057006.8
• 申請(qǐng)日: 2013-02-22
• 公開(kāi)（公告）號(hào): CN103150228A
• 公開(kāi)（公告）日: 2013-06-12
• 發(fā)明（設(shè)計(jì)）人: 張建民;羅章;徐金波;董德尊;賴明澈;陸平靜;黎鐵軍;王紹剛;徐煒遐;肖立權(quán);龐征斌;王克非;夏軍;童元滿;陳虎;張峻;齊星云;王桂彬;常俊勝
• 申請(qǐng)（專(zhuān)利權(quán)）人: 中國(guó)人民解放軍國(guó)防科學(xué)技術(shù)大學(xué)
• 主分類(lèi)號(hào): G06F11/08
• 分類(lèi)號(hào): G06F11/08;G06F11/26
• 代理公司: 湖南兆弘專(zhuān)利事務(wù)所 43008
• 代理人: 趙洪;譚武藝

技術(shù)領(lǐng)域

本發(fā)明涉及高速緩沖存儲(chǔ)器(Cache)涉及領(lǐng)域，具體涉及一種面向高速緩沖存儲(chǔ)器的可綜合偽隨機(jī)驗(yàn)證方法及裝置。

背景技術(shù)

隨著超深亞微米與超大規(guī)模集成電路(Very?Large?Scale?Integration，VLSI)的設(shè)計(jì)技術(shù)飛速發(fā)展，工藝的特征尺寸越來(lái)越小，芯片的規(guī)模越來(lái)越大，復(fù)雜度越來(lái)越高，設(shè)計(jì)周期也越來(lái)越長(zhǎng)，其中大量的時(shí)間消耗在芯片的功能驗(yàn)證上。

所謂功能驗(yàn)證是指無(wú)論是行為級(jí)、寄存器傳輸(Register?Transition?Level，RTL)級(jí)還是門(mén)級(jí)電路都要滿足系統(tǒng)規(guī)范，其目的是發(fā)現(xiàn)芯片邏輯設(shè)計(jì)中的錯(cuò)誤。業(yè)界普遍的觀點(diǎn)認(rèn)為，功能驗(yàn)證大約已經(jīng)占到整個(gè)芯片設(shè)計(jì)周期的70％。形式驗(yàn)證、軟件模擬與硬件仿真驗(yàn)證是目前最常采用的功能驗(yàn)證方法。形式驗(yàn)證能夠達(dá)到100％的覆蓋率，但存在狀態(tài)爆炸問(wèn)題，導(dǎo)致所驗(yàn)證的設(shè)計(jì)規(guī)模有限；軟件模擬驗(yàn)證方法雖然易于查錯(cuò)，但是由于速度慢，當(dāng)設(shè)計(jì)規(guī)模達(dá)到數(shù)百萬(wàn)門(mén)級(jí)甚至到數(shù)千萬(wàn)門(mén)級(jí)時(shí)，模擬運(yùn)行時(shí)間開(kāi)銷(xiāo)很大，難以達(dá)到較高的覆蓋率。而硬件仿真驗(yàn)證中最常用的是基于FPGA(Field?Programmable?Gate?Array)的仿真，具有運(yùn)行速度塊，通常比軟件模擬快多個(gè)數(shù)量級(jí)，易達(dá)到較高的覆蓋率，其不足之處是查錯(cuò)較為困難，測(cè)試激勵(lì)必須是可綜合的。因此，當(dāng)需要提高驗(yàn)證效率與驗(yàn)證覆蓋率時(shí)，通常會(huì)采用硬件仿真驗(yàn)證方法。

高速緩沖存儲(chǔ)器(Cache)是微處理器中的關(guān)鍵部件，用于緩解主存與處理器之間性能的不匹配。根據(jù)測(cè)試激勵(lì)，可以將Cache驗(yàn)證分為定向驗(yàn)證方法與隨機(jī)驗(yàn)證方法。Cache驗(yàn)證目前主要面臨三個(gè)問(wèn)題：

·第一是龐大的驗(yàn)證空間，Cache部件的設(shè)計(jì)規(guī)模與設(shè)計(jì)復(fù)雜度非常大，需要驗(yàn)證的空間也很巨大，如果采用定向測(cè)試，讓測(cè)試人員編寫(xiě)如此巨大數(shù)量的測(cè)試向量也是難以完成，并且測(cè)試代碼的正確性也無(wú)法保證；

·第二是驗(yàn)證結(jié)果的正確性檢查，由于Cache功能非常復(fù)雜，輸入的測(cè)試向量規(guī)模也很龐大，得到的輸出結(jié)果可能也是測(cè)試人員無(wú)法預(yù)料的，如果人為檢查運(yùn)行結(jié)果，費(fèi)時(shí)費(fèi)力，且易于出錯(cuò)，因此迫切需要一種自動(dòng)化的正確性檢查方法；

·第三是驗(yàn)證覆蓋率的提高，如果采用定向測(cè)試，需要針對(duì)每個(gè)需要測(cè)試的功能點(diǎn)都編寫(xiě)測(cè)試激勵(lì)，耗時(shí)長(zhǎng)且難度很大，而且很多復(fù)雜的組合條件可能人為是無(wú)法預(yù)測(cè)的，因此定向測(cè)試難以達(dá)到一個(gè)較高的覆蓋率。

而采用隨機(jī)驗(yàn)證方法能夠較好地解決上述三個(gè)問(wèn)題，可能覆蓋到設(shè)計(jì)與驗(yàn)證人員無(wú)法想到的功能邊界，生成的測(cè)試向量的規(guī)模和長(zhǎng)度都靈活可控，更好地實(shí)現(xiàn)了驗(yàn)證的完備性與充分性。但是完全隨機(jī)的測(cè)試激勵(lì)也可能會(huì)造成驗(yàn)證功能點(diǎn)的重復(fù)覆蓋，并且一些無(wú)謂的重復(fù)驗(yàn)證只能減緩功能驗(yàn)證的收斂時(shí)間，降低驗(yàn)證的效率。

隨機(jī)測(cè)試生成技術(shù)是當(dāng)前超大規(guī)模集成電路驗(yàn)證流程中的重要支撐技術(shù)，而隨機(jī)驗(yàn)證方法是目前該領(lǐng)域的研究熱點(diǎn)，因此國(guó)內(nèi)外很多專(zhuān)家學(xué)者都對(duì)此展開(kāi)了深入研究：

·2000年，Patrick?Girard與Christian?Landrault等面向芯片測(cè)試中的stuck-at錯(cuò)與bridging錯(cuò)，深入分析與比較了隨機(jī)與偽隨機(jī)測(cè)試向量的產(chǎn)生方法的優(yōu)劣。

·2002年，Mike?Bartley等通過(guò)對(duì)兩個(gè)片上總線橋接控制器的驗(yàn)證，比較了定向驗(yàn)證方法、偽隨機(jī)驗(yàn)證方法與形式化驗(yàn)證方法，在具體驗(yàn)證過(guò)程中，偽隨機(jī)驗(yàn)證方法發(fā)現(xiàn)22個(gè)錯(cuò)誤，形式化驗(yàn)證方法查出18個(gè)錯(cuò)誤，而定向驗(yàn)證方法發(fā)現(xiàn)14個(gè)錯(cuò)誤。

·2003年，Liang?zhongshu等構(gòu)造了一種測(cè)試激勵(lì)產(chǎn)生器，它可以產(chǎn)生五種不同模式的隨機(jī)激勵(lì)，用于驗(yàn)證嵌入式微處理器。

·2008年，Prabhat?Mishra與Nikil?Dutt提出了一種設(shè)計(jì)規(guī)范驅(qū)動(dòng)的測(cè)試激勵(lì)生成方法，以減少測(cè)試激勵(lì)的生成時(shí)間。

·2012年，Qin?Xiaoke等通過(guò)分析與劃分全局有限狀態(tài)機(jī)的狀態(tài)空間結(jié)構(gòu)，提出了一種高效的測(cè)試激勵(lì)自動(dòng)產(chǎn)生技術(shù)，用于Cache一致性協(xié)議的驗(yàn)證，通過(guò)實(shí)驗(yàn)表明，該方法能夠?qū)⑸傻臏y(cè)試序列的尺寸減少50％。

國(guó)內(nèi)的學(xué)者也在該領(lǐng)域展開(kāi)了深入研究，取得了很多卓有成效的研究成果：

·2005年，李金娜與袁愛(ài)東等采用偽隨機(jī)驗(yàn)證方法對(duì)多Cache一致性進(jìn)行正確性驗(yàn)證。

·2006年，張蓓莉提出了一種基于功能覆蓋率的偽隨機(jī)驗(yàn)證方法，該方法能夠根據(jù)功能覆蓋率的反饋?zhàn)詣?dòng)生成測(cè)試向量。