[發明專利]關鍵路徑仿真裝置

有效

• 申請號: 201310054184.5
• 申請日: 2013-02-20
• 公開（公告）號: CN103809461A
• 公開（公告）日: 2014-05-21
• 發明（設計）人: 李明憲;蕭詩聰;陳信成
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: G05B17/02
• 分類號: G05B17/02
• 代理公司: 北京萬慧達知識產權代理有限公司 11111
• 代理人: 于淼;楊穎

技術領域

本發明有關于監控目標裝置的速度信息，并且特別有關于一種使用在關鍵路徑監控器中的復合式(hybrid)關鍵路徑仿真裝置。

背景技術

半導體芯片/裸片(chip/die)需要足夠的性能裕度(performance?margin)以保證在最差操作情形下(例如，最差的進程與溫度情形下)仍能達到目標性能。由于半導體芯片/裸片是被設計在最差操作情形下滿足大多數應用的數據吞吐量(throughput)需求，這會導致在一般操作情形下造成過多的裕度或功耗，因此，當處于較好操作情形時，大多數情況下會消耗過多的功率。

自適性電壓調整(adaptive?voltage?scaling,AVS)是一種廣泛用于低功率設計的技術，舉例來說，自適性電壓調整可通過使用封閉回路方法來針對處理器的預定處理頻率提供最低的操作電壓，而自適性電壓調整循環可通過調整電源供應的供應電壓以補償處理器的進程與溫度變化，進而調節處理器性能，換句話說，反饋回路(feedback?loop)可被用于電源控制器(power?controller)以指示目標裝置(例如，處理器或是多核處理器的一個核)實際運作的速度是快還是慢，這樣，供應電壓可被適應性地調節至目標裝置的所需操作速度的所需最小值。因此，需要通過自適性電壓調整的裕度監控器(margin?monitor)來提供速度信息以作為電源管理的裕度指標(margin?index)。如何設計自適性電壓調整的裕度監控器以讓目標裝置在最低功率消耗時能保持相同性能已變成相關領域的亟待解決的問題。

發明內容

有鑒于此，本發明提供幾種關鍵路徑仿真裝置。

一種關鍵路徑仿真裝置，包含：關鍵路徑仿真器，可仿真目標裝置的關鍵路徑，并可以支持多個速度信息偵測模式；以及互連電路，可支持多種互連配置，其中當該互連電路被設定為具有第一種互連配置時，該關鍵路徑仿真器可以被用于第一速度信息偵測模式，且當該互連電路被設定為具有第二種互連配置時，該關鍵路徑仿真器可以被用于第二速度信息偵測模式

另一種關鍵路徑仿真裝置，包含：關鍵路徑仿真器，可仿真目標裝置的關鍵路徑，該關鍵路徑仿真器包含：第一關鍵路徑仿真器組件，可仿真該關鍵路徑；第二關鍵路徑仿真器組件，可仿真該關鍵路徑，其中該第一關鍵路徑仿真器組件與該第二關鍵路徑仿真器組件具有不同的電路結構；以及切換裝置，可選擇并耦接該第一關鍵路徑仿真器組件與該第二關鍵路徑仿真器組件的其一于該關鍵路徑仿真器的輸入埠與輸出埠之間；以及互連電路，可使得該關鍵路徑仿真器用于預定速度信息偵測模式。

本發明的關鍵路徑仿真裝置可實現降低功耗的技術效果。

附圖說明

圖1是依據本發明實施例描述的通用關鍵路徑仿真裝置示意圖。

圖2是描述的可調延遲仿真器的示意圖。

圖3是描述的關鍵路徑復制電路的示意圖。

圖4是描述的圖1所示互連電路的示意圖。

圖5是描述的圖1所示關鍵路徑仿真裝置的控制方法流程圖。

圖6是根據本發明另一實施例描述的通用關鍵路徑仿真裝置示意圖。

圖7是描述的圖6所示關鍵路徑仿真裝置的控制方法流程圖。

圖8是根據本發明又一實施例描述的通用關鍵路徑仿真裝置示意圖。

圖9是描述的圖8所示關鍵路徑仿真裝置的控制方法流程圖。

具體實施方式

在說明書及權利要求書當中使用了某些詞匯來指稱特定的元件。所屬技術領域的技術人員應可理解，硬件制造商可能會用不同的名詞來稱呼同一個元件。本說明書及權利要求書并不以名稱的差異作為區分元件的方式，而是以元件在功能上的差異作為區分的準則。在通篇說明書及權利要求項中所提及的“包含”為一開放式的用語，故應解釋成“包含但不限定于”。此外，“耦接”一詞在此包含任何直接及間接的電氣連接手段。因此，若文中描述第一裝置耦接于第二裝置，則代表第一裝置可直接電氣連接于第二裝置，或透過其它裝置或連接手段間接地電氣連接至第二裝置。

接下來的描述是實現本發明的最佳實施例，其是為了描述本發明原理的目的，并非對本發明的限制。可以理解地是，本發明實施例可由軟件、硬件、固件或其任意組合來實現。