[發(fā)明專利]移位寄存器單元、柵極驅(qū)動(dòng)電路及顯示裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201310052893.X
• 申請(qǐng)日: 2013-02-18
• 公開(kāi)（公告）號(hào): CN103137061A
• 公開(kāi)（公告）日: 2013-06-05
• 發(fā)明（設(shè)計(jì)）人: 吳博;祁小敬;聶磊森
• 申請(qǐng)（專利權(quán)）人: 京東方科技集團(tuán)股份有限公司;成都京東方光電科技有限公司
• 主分類號(hào): G09G3/20
• 分類號(hào): G09G3/20;G09G3/36;G11C19/28
• 代理公司: 北京銀龍知識(shí)產(chǎn)權(quán)代理有限公司 11243
• 代理人: 許靜;黃燦

技術(shù)領(lǐng)域

本發(fā)明涉及移位寄存技術(shù)，特別是一種移位寄存器單元、柵極驅(qū)動(dòng)電路及顯示裝置。

背景技術(shù)

集成柵極移位寄存器將柵極脈沖輸出寄存器集成在面板上，從而節(jié)省了IC，降低了成本。集成柵極移位寄存器的實(shí)現(xiàn)方法有很多種，可以包含不同多個(gè)晶體管和電容，常用的有12T1C，9T1C，13T1C等結(jié)構(gòu)。

一般而言，一個(gè)移位寄存器由多級(jí)移位寄存器單元組成，而每一級(jí)移位寄存器單元只是在極短的時(shí)間內(nèi)輸出一個(gè)高電平信號(hào)，而在其他時(shí)間都會(huì)輸出低電平信號(hào)，通常為VSS信號(hào)。

現(xiàn)有技術(shù)的移位寄存器至少存在產(chǎn)品壽命較低的缺點(diǎn)，對(duì)此說(shuō)明如下。

前面已經(jīng)提到，每一級(jí)移位寄存器單元只是在極短的時(shí)間內(nèi)輸出一個(gè)高電平信號(hào)，而在其他時(shí)間都會(huì)輸出低電平信號(hào)，為了保證移位寄存器單元輸出低電平信號(hào)，則需要向上拉節(jié)點(diǎn)和輸出節(jié)點(diǎn)輸出低電平信號(hào)，通常為VSS。也就是說(shuō)，向上拉節(jié)點(diǎn)和輸出節(jié)點(diǎn)輸出低電平信號(hào)的時(shí)間非常長(zhǎng)，這個(gè)時(shí)間通常占到99％以上。

而同時(shí)，該VSS信號(hào)都是通過(guò)下拉晶體管輸出，這就需要下拉晶體管處于高電平導(dǎo)通的狀態(tài)，以輸出VSS信號(hào)到上拉節(jié)點(diǎn)和輸出節(jié)點(diǎn)。

從以上描述可以發(fā)現(xiàn)，下拉晶體管的柵極上長(zhǎng)期處于高電平狀態(tài)，這就會(huì)導(dǎo)致使得下拉晶體管比移位寄存器單元中的其他晶體管老化更快，縮短了產(chǎn)品的使用壽命。

發(fā)明內(nèi)容

本發(fā)明實(shí)施例的目的在于提供一種移位寄存器單元、柵極驅(qū)動(dòng)電路及顯示裝置，提高移位寄存器的壽命。

為了實(shí)現(xiàn)上述目的，本發(fā)明實(shí)施例提供了一種移位寄存器單元，所述移位寄存器單元具有一電容單元，所述電容單元的一端與本級(jí)輸出節(jié)點(diǎn)連接，另一端與上拉節(jié)點(diǎn)連接，所述移位寄存器單元還包括用于下拉所述本級(jí)輸出節(jié)點(diǎn)的電位的第一下拉單元以及用于下拉所述上拉節(jié)點(diǎn)的電位的第二下拉單元，所述第一下拉單元包括至少兩個(gè)第一晶體管，所述第二下拉單元包括至少兩個(gè)第二晶體管，在所述本級(jí)輸出節(jié)點(diǎn)處于下拉階段時(shí)，所述至少兩個(gè)第一晶體管在各自對(duì)應(yīng)的控制信號(hào)的控制下輪流處于導(dǎo)通狀態(tài)，輪流輸出低電平信號(hào)到所述本級(jí)輸出節(jié)點(diǎn)；在所述上拉節(jié)點(diǎn)處于下拉階段時(shí)，所述至少兩個(gè)第二晶體管在各自對(duì)應(yīng)的控制信號(hào)的控制下輪流處于導(dǎo)通狀態(tài)，輪流輸出低電平信號(hào)到所述上拉節(jié)點(diǎn)。

上述的移位寄存器單元，其中，還包括：

晶體管T1，源極與輸出第二控制信號(hào)的信號(hào)輸出端子連接，漏極與所述本級(jí)輸出節(jié)點(diǎn)連接，柵極與上拉節(jié)點(diǎn)連接；本級(jí)輸出節(jié)點(diǎn)需要輸出高電平信號(hào)時(shí)，所述第二控制信號(hào)處于高電平；

晶體管T3，源極與上一級(jí)輸出節(jié)點(diǎn)連接，漏極與所述上拉節(jié)點(diǎn)連接，柵極與一輸出的信號(hào)在上一級(jí)輸出節(jié)點(diǎn)輸出高電平時(shí)處于高電平的信號(hào)輸出端子連接；

所述至少兩個(gè)第二晶體管包括所述晶體管T3，所述上拉節(jié)點(diǎn)接收到的低電平信號(hào)中包括由所述晶體管T3輸出的所述上一級(jí)輸出節(jié)點(diǎn)輸出的低電平信號(hào)。

上述的移位寄存器單元，其中，所述至少兩個(gè)第二晶體管還包括晶體管T4，源極與下一級(jí)輸出節(jié)點(diǎn)連接，漏極與本級(jí)輸出節(jié)點(diǎn)連接，柵極與輸出第四控制信號(hào)的信號(hào)輸出端子連接；所述上拉節(jié)點(diǎn)接收到的低電平信號(hào)中包括由所述晶體管T4輸出的所述下一級(jí)輸出節(jié)點(diǎn)輸出的低電平信號(hào)。

上述的移位寄存器單元，其中，還包括：

晶體管T2，源極接收關(guān)斷信號(hào)，漏極與本級(jí)輸出節(jié)點(diǎn)連接，柵極與一輸出的信號(hào)在上一級(jí)輸出節(jié)點(diǎn)輸出高電平時(shí)處于高電平的信號(hào)輸出端子連接；

所述至少兩個(gè)第一晶體管包括所述晶體管T2，所述本級(jí)輸出節(jié)點(diǎn)接收到的低電平信號(hào)中包括由所述晶體管(T2)輸出的關(guān)斷信號(hào)。

上述的移位寄存器單元，其中，

所述至少兩個(gè)第一晶體管包括：

晶體管T2，源極接收關(guān)斷信號(hào)，漏極與本級(jí)輸出節(jié)點(diǎn)連接，柵極與輸出第一控制信號(hào)的信號(hào)輸出端子連接；

晶體管T6，源極接收關(guān)斷信號(hào)，漏極與本級(jí)輸出節(jié)點(diǎn)連接，柵極與輸出第三控制信號(hào)的信號(hào)輸出端子連接；

晶體管T7，源極接收關(guān)斷信號(hào)，漏極與本級(jí)輸出節(jié)點(diǎn)連接，柵極與輸出第四控制信號(hào)的信號(hào)輸出端子連接；

所述至少兩個(gè)第二晶體管包括：

晶體管T3，源極與上一級(jí)輸出節(jié)點(diǎn)連接，漏極與上拉節(jié)點(diǎn)連接，柵極與輸出第一控制信號(hào)的信號(hào)輸出端子連接；

晶體管T4，源極與下一級(jí)輸出節(jié)點(diǎn)連接，漏極與本級(jí)輸出節(jié)點(diǎn)連接，柵極與輸出第四控制信號(hào)的信號(hào)輸出端子連接；

晶體管T5，源極與輸出關(guān)斷信號(hào)的信號(hào)輸出端子連接，漏極與本級(jí)輸出節(jié)點(diǎn)連接，柵極與輸出第三控制信號(hào)的信號(hào)輸出端子連接；

其中：