[發明專利]具有活動和非活動執行核心的多核處理器

有效

• 申請號: 201310052020.9
• 申請日: 2006-03-15
• 公開（公告）號: CN103294557B
• 公開（公告）日: 2018-04-27
• 發明（設計）人: 特里格威·福薩姆
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F9/50
• 分類號: G06F9/50;G06F11/20
• 代理公司: 上海專利商標事務所有限公司31100
• 代理人: 張東梅

本申請是申請日為2006年3月15日，申請號200610067781.1、名稱為“具有活動和非活動執行核心的多核處理器”的申請的分案申請。

技術領域

本發明屬于數據處理的領域，更具體地說，屬于數據處理裝置中的冗余性領域。

背景技術

通常，數據處理裝置的冗余性已被用來提高容錯能力、可靠性和產率。計算機已經由諸如數據存儲盤一類的冗余元件來構建，以在發生硬件故障的情況下防止數據丟失。計算機還可以由諸如處理器芯片一類的冗余元件來構建，以對使用中發生故障的元件進行自動替換，或者通過以“鎖步（lockstep）”方式執行指令，即通過冗余地執行指令而進行檢錯。一些計算機芯片，例如存儲器包括可排列為陣列的電路系統，這些芯片已經由冗余列來構建，它們可被用來替換包括制造缺陷或者使用后發生故障的列。然而，處理器芯片內冗余性的使用已受到處理器中晶體管布局的稠密、不規則特性的限制。

發明內容

為解決以上技術問題，本發明公開了具有活動和非活動執行核心（core）的多核處理器及其相關方法和系統。根據本發明的一個方面，提供了一種裝置，包括：在單個集成電路上具有多個執行核心的處理器；以及，多個核心標識寄存器，每個核心標識寄存器對應于所述多個執行核心中的一個核心，用以標識所述多個執行核心中對應的一個核心是否為活動的。

根據本發明的另一個方面，提供了一種方法，包括：確定多核處理器的備用核心將被激活；以及配置所述多核處理器以激活所述備用核心。

根據本發明的又一個方面，提供了一種方法，包括：調度第一程序以在多核處理器的第一核心上執行；在所述第一核心上執行所述第一程序；重配置所述多核處理器，以將所述第一核心的標識映射到第二核心；調度第二程序以在所述第一核心上執行；以及在所述第二核心上執行所述第二程序。

根據本發明的再一個方面，提供了一種系統，包括：動態隨機訪問存儲器；在單個集成電路上具有多個執行核心的處理器；以及，多個核心標識寄存器，每個核心標識寄存器對應于所述多個執行核心中的一個核心，用以標識所述多個執行核心中對應的一個核心是否為活動的。

附圖說明

在附圖中以示例而非限制的方式圖示說明了本發明。

圖1根據本發明的實施例圖示了一種具有活動和非活動執行核心的多核處理器。

圖2根據本發明的實施例圖示了一種包括重配置多核處理器以激活備用核心的方法。

圖3根據本發明的實施例圖示了一種包括具有活動和非活動執行核心的多核處理器的系統。

具體實施方式

以下的說明部分描述了其中多核處理器具有活動和非活動執行核心的數據處理裝置、方法和系統的實施例。在以下描述中，可以闡述大量具體的細節，例如組件和系統配置，以提供對本發明更加完整的理解。然而，本領域的技術人員將會理解，沒有這些具體的細節也可以實現本發明。此外，沒有詳細描述某些公知的結構、電路、技術等，以免不必要地模糊了本發明。

圖1根據本發明的實施例圖示了多核處理器100。一般而言，多核處理器是包括一個以上執行核心的單個集成電路。一個執行核心包括用于執行指令的邏輯。除了執行核心外，多核處理器在本發明的范圍內還可以包括專用或共享資源的任意組合。專用資源可以是單個核心專用的資源，例如專用一級緩存（level one cache），或者可以是多個核心的任意子集專用的資源。共享資源可以是由所有核心共享的資源，例如共享二級緩存（level two cache）或者支持多核處理器和另一個組件之間接口的共享外部總線單元，或者可以是由多個核心的任意子集共享的資源。

多核處理器100具有五個執行核心110、120、130、140和150以及五個核心標識（ID）寄存器111、121、131、141和151。多核處理器100還包括由核心110、120、130、140和150通過內部總線180共享的緩存160和外部總線單元170。

執行核心110、120、130、140和150被設計成相同的。每個核心能夠獨立地執行與多核處理器100兼容的指令。然而，在該實施例中，多核處理器100被設計用于一個只有三個執行核心的系統環境。多核處理器100的五個執行核心中有兩個核心是希望用來提高容錯能力、可靠性、產率或其他參數，如將會再下面進行的描述。因此，核心標識寄存器111、121、131、141和151可以標識核心110、120、130、140和150中的哪些是活動的。