[發明專利]具有界面層的半導體器件及其制造方法

有效

• 申請號: 201310051354.4
• 申請日: 2013-02-16
• 公開（公告）號: CN103855213B
• 公開（公告）日: 2017-06-13
• 發明（設計）人: 鄭兆欽;蔡濟印;吳政憲;柯志欣;萬幸仁
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L21/336;H01L21/285
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,孫征

1.一種半導體器件，包括：

Si_1-xGe_x襯底，其中，x大于0.4；

Si層，位于所述Si_1-xGe_x襯底上方；

源極/漏極區域，形成在所述Si_1-xGe_x襯底的有源區域中，而不形成在所述Si層中；以及

柵極結構，設置在所述Si層上方，

其中，所述柵極結構包括介電部分和設置在所述介電部分上方的電極部分；

其中，所述介電部分包括所述Si層上的III-V材料的層和與所述電極部分相鄰的高k介電層，所述III-V材料的層位于所述高k介電層和所述Si層之間，所述Si層位于所述III-V材料的層和所述Si_1-xGe_x襯底之間；

其中，包括氧和所述III-V材料的非晶層形成在所述III-V材料的層和所述高k介電層之間。

2.根據權利要求1所述的半導體器件，其中，所述Si層的厚度在1埃至10埃的范圍內。

3.根據權利要求1所述的半導體器件，其中，所述III-V材料的層的厚度在3埃至10埃的范圍內。

4.根據權利要求1所述的半導體器件，其中，所述III-V材料包括AlP。

5.根據權利要求1所述的半導體器件，其中，所述III-V材料包括AlN、AlAs、InP、InN或InAs。

6.根據權利要求1所述的半導體器件，所述高k介電層選自由Li、Be、Mg、Ca、Sr、Sc、Y、Zr、Hf、Al、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu及它們的混合物的氧化物所組成的組。

7.根據權利要求1所述的半導體器件，所述高k介電層包括氧化鉿。

8.根據權利要求1所述的半導體器件，其中，所述高k介電層的厚度與所述III-V材料的層的厚度的比率在1至10的范圍內。

9.一種用于制造半導體器件的方法，包括：

提供Si_1-xGe_x襯底，其中，x大于0.4；

在所述Si_1-xGe_x襯底上方形成Si層；

通過第一原子層沉積(ALD)工藝在所述Si層上形成III-V材料的層；

在所述III-V材料的層上形成高k介電層；以及

在形成所述Si層之后，在所述Si_1-xGe_x襯底的有源區域中而不在所述Si層中形成源極/漏極區域；

在所述III-V材料的層和所述高k介電層之間形成包括氧和所述III-V材料的非晶層。

10.根據權利要求9所述的方法，其中，所述第一原子層沉積工藝的V族前體包括PH₃、NH₃或AsH₃。

11.根據權利要求9所述的方法，其中，所述第一原子層沉積工藝的III族前體包括Al(CH₃)₃、Al(CH₃CH₂)₃或In(CH₃)₃。

12.根據權利要求9所述的方法，其中，所述第一原子層沉積工藝包括：

在500℃至600℃的溫度下將V族前體注入到反應室中。

13.根據權利要求9所述的方法，其中，所述第一原子層沉積工藝包括：

在250torr至350torr的壓力下將V族前體注入到反應室中。

14.根據權利要求9所述的方法，其中，所述第一原子層沉積工藝包括：

在200℃至300℃的溫度下將III族前體注入到反應室中。

15.根據權利要求9所述的方法，其中，所述第一原子層沉積工藝包括：

在3torr至4torr的壓力下將III族前體注入到反應室中。