[發明專利]閃存的可程序方法有效

申請號：	201310051136.0	申請日：	2013-02-16
公開（公告）號：	CN103996414B	公開（公告）日：	2018-01-09
發明（設計）人：	劉注雍;張馨文;張耀文;盧道政	申請（專利權）人：	旺宏電子股份有限公司
主分類號：	G11C16/06	分類號：	G11C16/06
代理公司：	中科專利商標代理有限責任公司11021	代理人：	任巖
地址：	中國臺***	國省代碼：	臺灣;71
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	閃存程序方法
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

技術領域

本發明與非揮發性存儲器，特別針對閃存的程序化方法有關。

背景技術

圖1是一個NAND閃存串的等效電路圖，所述的存儲器串包含與一選串晶體管12相接的位線，晶體管12的柵極與一選串線(SSL)相接。存儲器串又包含復數個串接具有浮動柵極的存儲單元16，每一個存儲單元16的柵極分別和所對應的字線WL0～WLn電連接，存儲器串也包含一個與接地選擇線GSL相接的接地選擇晶體管14。接地選擇晶體管14置于共源線18與最后一個浮動柵極存儲單元16間。當存儲單元16中的記憶被移除，其閾值電壓會轉為負值而單元會被設定一個預設的邏輯值，如”1”，而當有記憶寫入時，單元的閾值電壓會轉為正值而單元會被設定一個預設的邏輯值，如”0”，一單元的預設的邏輯值常會在程序化同一字符線上的其它單元時受到干擾，一般來說，一個有效的程序抑制方案來避免當施壓在一字線時其它不需程序化的存儲單元不受干擾在目前并未看見。

發明內容

本發明的主要目的是要提供一個包含一預先提升(pre-boost)階段的程序化方案來提高一在抑制位線上被選擇單元的通道電位的方法。所述被選擇單元的柵極與一將要被施壓的字線電連結，所述字線是用來程序化其它位在所述字符線上的單元。更進一步來說，本程序化方案主要是要通過提高受抑制的被選擇單元的通道電位，使得當所述字線在提升階段受到一可程序電壓時，通道電位與所述可程序電壓在被選擇單元柵極及所形成的壓差可減小。所述的預先提升階段被安排在提升階段前，又包含了一加一第一位準偏壓在位線的步驟，接著加一第二位準偏壓在選串晶體管的柵極上，其中第二位準偏壓高于第一位準偏壓。所述預先提升階段還包含了在導入所述的提升階段前將選串晶體管的偏壓降至第一位準，在某些實施例中，第二與第一位準之間的差異超過選串晶體管的閾值電壓(threshold voltage)。

在某些實施例中，預先提升階段包括一加一第一位準偏壓在位線的步驟，接著加一第二位準偏壓在選串晶體管的柵極上，其中第二位準偏壓高于第一位準偏壓，且第二與第一位準之間的差異超過選串晶體管的閾值電壓以便將選串晶體管打開，在選串晶體管增壓的同時，未被選取的字線與被選取的字線會被加壓到一通過電壓，預先提升階段還可包括在施加一可程序電壓在一所選的字線前將選串晶體管與復數單元耦接的復數字元線減壓的步驟，選串晶體管的偏壓可降至第一位準。

本發明另一方面也提供一方法將一閃存串中所選的存儲單元的通道電位加以提升。所述的存儲器串可包含一將被抑制的所選單元，介于所選單元與選串晶體管間的上方單元，以及介于所選單元與接地選擇線間的下方單元。此方法有一預先提升階段用來把被抑制的所選單元的通道電位提升，預先提升階段包括一加一第一位準偏壓在位線的步驟，接著加一第二位準偏壓在選串晶體管的柵極上，其中第二位準偏壓高于第一位準偏壓，且第二與第一位準之間的差異超過選串晶體管的閾值電壓。下方單元可選擇性地在選串晶體管增壓的同時，被施以一通過電壓。預先提升階段可進一步包括依順序將下方單元上的偏壓減低至一低位準或0伏，在某些實施例中，減壓的順序是自最下方與接地選擇線最接近的單元開始逐一向上至最接近所選單元的單元。

在某些實施例中，預先提升階段進一步在將下方晶體管包含將選串晶體管的上的偏壓減低至低位準后，再將選串晶體管的偏壓降至第一位準的步驟。

附圖說明

圖1描繪一已知的閃存串等效電路

圖2描繪根據一實施例的方法流程

圖3描繪根據一實施例的方法流程

圖4描繪一實施例的等效電路

圖5A描繪一實施例的結構剖面圖

圖5B描繪一實施例的電壓時序圖

圖6描繪根據一實施例的方法流程

圖7描繪一實施例的電壓時序圖

圖8描繪一實施例的等效電路

圖9描繪根據一實施例的方法流程