[發明專利]電流積分放大器電路、M接頭DFE電路以及半導體集成電路芯片

有效

• 申請號: 201310051109.3
• 申請日: 2013-02-16
• 公開（公告）號: CN103259497A
• 公開（公告）日: 2013-08-21
• 發明（設計）人: J·F·布爾扎凱利;S·M·克勒門特斯;S·V·雷洛夫
• 申請（專利權）人: 國際商業機器公司
• 主分類號: H03F3/45
• 分類號: H03F3/45;H03K19/00
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 郭曉華;于靜

技術領域

技術領域一般涉及用于信號處理的模擬放大器，特別涉及用于將DC偏移電壓加到基于電流積分的放大器的輸出的電路和方法。

背景技術

信號放大是模擬、混合信號、射頻（RF）電子系統中執行的最基本的功能之一。在較低信號頻率下，高增益放大器可用一般用在運算放大器（運放）設計中的電路拓撲來實現，這種放大器所耗散的功率能夠較低（特別是在所需帶寬遠遠小于100MHz的條件下）。然而，類似運放的電路不提供用于處理較高信號頻率（例如高于幾GHz）的足夠的帶寬，故在這些頻率范圍內使用不同的放大器拓撲（通常為開環型）。

用于幾GHz頻率的寬帶開環放大器的最為常見的實例之一是電阻器加載（resistor-loaded）的差動放大器。放大器級包含由差動晶體管對構成的差動輸入級、負載電阻器和尾（tail）偏置電流源。這種差動放大器拓撲常常稱為電流式邏輯（CML）級，因為其為該邏輯族的基本構成塊。這種類型的放大器的帶寬常常受到輸出節點上的RC時間常數的限制，輸出節點上的RC時間常數必須通過增大偏置電流而對于高頻應用最小化。結果，放大器的功率耗散在需要非常大的帶寬（例如10GHz）時不受歡迎地高。

電阻器加載差動放大器的一種更具功率效率的替代為電流積分放大器，其中，負載電阻器用各個輸出節點上的可復位電容器以及晶體管開關代替，晶體管開關受到時鐘信號的驅動，以便在復位階段和積分階段進行電容器的充電和放電。寄生電容上的積分電流基本上比電阻性電流-電壓轉換具有大得多的功率效率。使用典型的電路參數，電流積分放大器的功率耗散可以比電阻性加載放大器低一個量值數量級。電流積分放大器電路通常用在模擬信號求和電路中，以便以通過使用電流積分電路使能的高功率效率使得信號求和成為可能。

發明內容

本發明的示例性實施例一般包括用于將偏移電壓加到基于電流積分的放大器的輸出的電路和方法。特別地，本發明的示例性實施例包括用于將DC偏移加到電流積分放大器的輸出的電容性電平移位電路和方法。

在一示例性實施例中，電流積分放大器電路包含輸入放大器級和輸出偏移電路。輸入放大器級包含輸入節點、第一輸出節點、連接在第一輸出節點和電源節點之間的第一開關。輸出偏移電路連接到輸入放大器級的第一輸出節點以及電流積分放大器電路的第二輸出節點。輸出偏移電路包含耦合在輸入放大器級的第一輸出節點和電流積分放大器電路的第二輸出節點之間的第一串聯電容器。輸出偏移電路可開關地將偏置電壓連接到第二輸出節點，對第一串聯電容器進行充電，以便將DC偏移加到電流積分放大器電路的第二輸出節點。

在本發明另一示例性實施例中，具有輸入放大器級和輸出偏移電路的電流積分放大器電路在M接頭（M-tap）DFE（決策反饋均衡器）電路中使用，其中，電流積分放大器電路作為求和器運行，以便將推測性（speculative）的DFE反饋接頭作為DC偏移加到所接收的數據信號。

聯系附圖，閱讀下面對本發明示例性實施例的詳細介紹，將會明了本發明的這些以及其他示例性實施例、實施形態和特征。

附圖說明

圖1為電阻器加載差動放大器的原理電路圖；

圖2A為電流積分放大器的原理電路圖；

圖2B為具有電阻性源極負反饋（resistive?source?degeneration）的電流積分放大器的原理電路圖；

圖3示出了示例性波形，其示出了圖2A的電流積分放大器的運行模式；

圖4為使用電流積分求和器和第一接頭推測的半比率（half-rate）M接頭DFE（決策反饋均衡器）的結構框圖；

圖5為圖4的DFE結構中的電流積分求和器的原理電路圖；

圖6為半比率M接頭DFE結構的框圖，其中，一個電流積分求和器驅動用于推測的多個并聯路徑；

圖7A為根據本發明一示例性實施例的電流積分放大器的原理電路圖，其具有串聯電容器，用于將DC偏移加到電流積分放大器的輸出。

圖7B示出了示例性波形，該波形示出了圖7A的電流積分放大器的運行模式；

圖8為根據本發明一示例性實施例的數字可編程偏置電路的原理電路圖，其用于產生在圖7A的電流積分放大器中使用的DC偏置電壓VN和VP；

圖9為根據本發明另一示例性實施例的電流積分放大器的原理電路圖，其具有串聯電容器，用于產生具有不同DC偏移的多個差動輸出；