[發(fā)明專(zhuān)利]DDR2 SDRAM控制器

有效

• 申請(qǐng)?zhí)枺?/td>: 201310050849.5
• 申請(qǐng)日: 2013-02-08
• 公開(kāi)（公告）號(hào): CN103092785A
• 公開(kāi)（公告）日: 2013-05-08
• 發(fā)明（設(shè)計(jì)）人: 鄭宇馳
• 申請(qǐng)（專(zhuān)利權(quán)）人: 豪威科技（上海）有限公司
• 主分類(lèi)號(hào): G06F13/16
• 分類(lèi)號(hào): G06F13/16
• 代理公司: 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 鄭瑋

技術(shù)領(lǐng)域

本發(fā)明涉及一種DDR2?SDRAM控制器。?

背景技術(shù)

目前，DDR2?SDRAM用途廣泛，很多應(yīng)用系統(tǒng)都會(huì)用到DDR2?SDRAM作為存儲(chǔ)器，相比DDR?SDRAM，DDR2?SDRAM具有功耗小、可利用帶寬高的特點(diǎn)，所以尤其適合在視頻編解碼、圖像處理等需要大數(shù)據(jù)吞吐率的應(yīng)用場(chǎng)合。?

首先，DDR2?SDRAM所能提供的數(shù)據(jù)帶寬由下面的式1決定：?

數(shù)據(jù)帶寬=數(shù)據(jù)線位寬*2*時(shí)鐘頻率*利用率???（式1）?

由于DDR2?SDRAM天然的屬性，在進(jìn)行傳輸數(shù)據(jù)過(guò)程中有許多的附加操作，比如根據(jù)地址激活相應(yīng)的BANK，還有定時(shí)的刷新（REF）操作等等，所以DDR2?SDRAM并不是每個(gè)時(shí)鐘周期都能傳輸數(shù)據(jù)，如何最大化地利用DDR2?SDRAM所提供的理論帶寬成為使用DDR2?SDRAM的一個(gè)問(wèn)題。利用率可以用下面的式2來(lái)表示：?

利用率=實(shí)際傳輸數(shù)據(jù)的時(shí)鐘周期數(shù)/總的時(shí)鐘周期數(shù)???（式2）?

對(duì)于一個(gè)應(yīng)用系統(tǒng)來(lái)說(shuō)，數(shù)據(jù)線位寬和時(shí)鐘頻率相對(duì)固定，而利用率的大小是與系統(tǒng)內(nèi)的DDR2?SDRAM控制器相關(guān)。所以，DDR2?SDRAM控制器性能的高低直接影響了整個(gè)DDR2?SDRAM實(shí)際所能提供數(shù)據(jù)帶寬的大小。?

現(xiàn)有的一些設(shè)計(jì)主要存在以下方面的不足：?

（1）使用全同步設(shè)計(jì)方案。如果整個(gè)系統(tǒng)需要的數(shù)據(jù)帶寬需求較大，那么DDR2SDRAM控制器就要工作在較高的時(shí)鐘頻率上，這樣對(duì)于需要訪問(wèn)外部?DDR2SDRAM的數(shù)據(jù)總線（Data?Bus）就存在時(shí)鐘頻率的要求，至少該數(shù)據(jù)總線輸出的數(shù)據(jù)總線時(shí)鐘必須與DDR2SDRAM控制器一致，雖然全同步設(shè)計(jì)較為簡(jiǎn)單，但是犧牲了使用的便利性。舉例，如果外部連接了DDR2-800的SDRAM，那么該DDR2SDRAM控制器最高需要工作在400MHz的時(shí)鐘頻率上，才可能獲得最大的數(shù)據(jù)帶寬，而系統(tǒng)內(nèi)有些數(shù)據(jù)總線并不需要這么高的工作頻率，但為了訪問(wèn)外部DDR2SDRAM，這些數(shù)據(jù)總線就可能做一些修改，以滿(mǎn)足時(shí)鐘頻率的要求。?

（2）較低的帶寬利用率。由于沒(méi)有實(shí)現(xiàn)讀/寫(xiě)請(qǐng)求命令的重排序功能，所以在某些情況下，降低了帶寬利用率。如圖1所示，現(xiàn)有的DDR2SDRAM控制器會(huì)把讀/寫(xiě)請(qǐng)求命令直接發(fā)送，所以在這樣一個(gè)命令隊(duì)列里，DDR2SDRAM控制器需要3次關(guān)閉當(dāng)前行（ROW）再打開(kāi)下一行的操作，浪費(fèi)了大量時(shí)間；而如果進(jìn)行重排序之后，如圖2，DDR2SDRAM接口控制器只需要一次關(guān)閉當(dāng)前行（ROW）再打開(kāi)下一行的操作，大大提高了總線帶寬利用率。圖1和圖2中twR表示寫(xiě)恢復(fù)時(shí)間，tRP表示Precharge時(shí)間（即關(guān)閉當(dāng)前行），tRCD表示激活下一行到可以進(jìn)行讀寫(xiě)的時(shí)間。?

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種DDR2SDRAM控制器，能夠提高DDR2SDRAM接口的利用率。?

為解決上述問(wèn)題，本發(fā)明提供一種DDR2SDRAM控制器，包括：包括系統(tǒng)配置總線接口、一個(gè)或多個(gè)系統(tǒng)數(shù)據(jù)總線接口、控制寄存器、命令仲裁器、命令隊(duì)列及重排序模塊、讀標(biāo)志先進(jìn)先出模塊和DDR2SDRAM接口，其中，?

所述系統(tǒng)配置總線接口使用異步設(shè)計(jì)，用于接收系統(tǒng)配置信息并存入控制寄存器內(nèi)，并隔離系統(tǒng)配置總線時(shí)鐘和DDR2SDRAM控制器時(shí)鐘；?

所述控制寄存器，用于根據(jù)所述系統(tǒng)配置信息輸出工作參數(shù)；?

所述一個(gè)或多個(gè)系統(tǒng)數(shù)據(jù)總線接口使用異步設(shè)計(jì)，用于接收來(lái)自一個(gè)或多個(gè)系統(tǒng)數(shù)據(jù)總線的讀/寫(xiě)請(qǐng)求命令并發(fā)送給所述命令仲裁器，隔離系統(tǒng)數(shù)據(jù)總線時(shí)鐘和DDR2SDRAM控制器時(shí)鐘，及從所述命令仲裁器獲取讀數(shù)據(jù)并輸出至一個(gè)或多個(gè)系統(tǒng)數(shù)據(jù)總線；?

所述命令仲裁器，用于接收來(lái)自一個(gè)或多個(gè)系統(tǒng)數(shù)據(jù)總線接口輸出的讀/寫(xiě)請(qǐng)求命令，通過(guò)預(yù)設(shè)的仲裁算法，使得同一時(shí)刻只響應(yīng)其中一路請(qǐng)求命令，把該命令中的請(qǐng)求地址映射成Bank/Row/Column地址后并輸出至所述命令隊(duì)列及重排序模塊，而且根據(jù)所述讀標(biāo)志先進(jìn)先出模塊中的讀標(biāo)志把DDR2SDRAM接口返回的讀數(shù)據(jù)分發(fā)給對(duì)應(yīng)的系統(tǒng)數(shù)據(jù)總線接口；?

所述讀標(biāo)志先進(jìn)先出模塊，用于存儲(chǔ)從所述命令隊(duì)列及重排序模塊輸出的讀標(biāo)志，并按先進(jìn)先出的次序?qū)⑺鲎x標(biāo)志輸出給所述命令仲裁器；?