[發(fā)明專利]一種PMOS晶體管的制備方法有效
| 申請(qǐng)?zhí)枺?/td> | 201310050746.9 | 申請(qǐng)日: | 2013-02-08 |
| 公開(公告)號(hào): | CN103985633B | 公開(公告)日: | 2017-10-20 |
| 發(fā)明(設(shè)計(jì))人: | 趙猛 | 申請(qǐng)(專利權(quán))人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號(hào): | H01L21/336 | 分類號(hào): | H01L21/336;H01L21/266 |
| 代理公司: | 上海光華專利事務(wù)所31219 | 代理人: | 李儀萍 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 pmos 晶體管 制備 方法 | ||
1.一種PMOS晶體管的制備方法,其特征在于,所述制備方法至少包括以下步驟:
1)提供一半導(dǎo)體襯底,在所述半導(dǎo)體襯底上制備柵區(qū)域;
2)在所述柵區(qū)域兩側(cè)沉積第一保護(hù)側(cè)墻;其中,在所述步驟2)沉積所述第一保護(hù)側(cè)墻之前還包括對(duì)所述柵區(qū)域下方鄰接預(yù)制備源、漏區(qū)的區(qū)域進(jìn)行第一次B離子輕摻雜注入的步驟,其中,第一次B離子輕摻雜注入的能量為0.5~3KeV,第一次B離子輕摻雜注入的劑量為8E14~2E15cm-2;
3)在所述柵區(qū)域兩側(cè)的所述半導(dǎo)體襯底內(nèi)刻蝕出溝槽;
4)在所述溝槽內(nèi)外延生長應(yīng)力填充層以填充滿所述溝槽;
5)去除所述第一保護(hù)側(cè)墻,在所述柵區(qū)域兩側(cè)形成柵區(qū)域與應(yīng)力填充層之間的窗口;
6)通過所述窗口,對(duì)所述柵區(qū)域下方鄰接預(yù)制備源、漏區(qū)的區(qū)域進(jìn)行第二次B離子輕摻雜注入,形成輕摻雜源漏延伸區(qū),其中,第二次B離子輕摻雜注入的能量為4KeV,第二次B離子輕摻雜注入的劑量為1E15~3E15cm-2;
7)在所述柵區(qū)域兩側(cè)沉積第二保護(hù)側(cè)墻,而后以所述柵區(qū)域及第二保護(hù)側(cè)墻為掩膜,對(duì)位于柵區(qū)域兩側(cè)且形成有所述應(yīng)力填充層的半導(dǎo)體襯底進(jìn)行離子注入形成源區(qū)及漏區(qū);
其中,所述步驟4)中外延生長所述應(yīng)力填充層時(shí)通入的摻雜源為含Ge元素的第一摻雜源和含B元素的第二摻雜源,所述應(yīng)力填充層在外延生長時(shí)由外層至內(nèi)層的摻雜濃度逐層增加;所述步驟6)還包括通過所述窗口對(duì)所述柵區(qū)域下方鄰接預(yù)制備源、漏區(qū)的區(qū)域進(jìn)行C離子注入,以將所述B離子固定于所述輕摻雜源漏延伸區(qū)中,從而防止氧化增強(qiáng)擴(kuò)散或后續(xù)沉積所述第二保護(hù)側(cè)墻時(shí)引發(fā)的所述B離子流失。
2.根據(jù)權(quán)利要求1所述的PMOS晶體管的制備方法,其特征在于:所述B離子注入時(shí)與半導(dǎo)體襯底的法線夾角為0~7°。
3.根據(jù)權(quán)利要求1所述的PMOS晶體管的制備方法,其特征在于:在所述步驟2)中沉積所述第一保護(hù)側(cè)墻之前或者在所述步驟6)中,還包括在預(yù)制備輕摻雜源漏延伸區(qū)的附近形成袋形注入?yún)^(qū)的步驟,其中,所述袋狀注入?yún)^(qū)包圍預(yù)制備的輕摻雜源漏延伸區(qū)。
4.根據(jù)權(quán)利要求3所述的PMOS晶體管的制備方法,其特征在于:形成所述袋形注入?yún)^(qū)時(shí)入摻雜離子為P離子或As離子;摻雜離子注入時(shí),與半導(dǎo)體襯底的法線夾角為20~35°。
5.根據(jù)權(quán)利要求1所述的PMOS晶體管的制備方法,其特征在于:C離子注入時(shí),與半導(dǎo)體襯底的法線夾角為0~7°,其注入的能量為1~8KeV,注入的劑量為5E13~1E15cm-2。
6.根據(jù)權(quán)利要求1所述的PMOS晶體管的制備方法,其特征在于:所述步驟4)中外延生長應(yīng)力填充層填充滿所述溝槽后繼續(xù)外延生長。
7.根據(jù)權(quán)利要求1所述的PMOS晶體管的制備方法,其特征在于:所述柵區(qū)域包括柵介質(zhì)層和位于所述柵介質(zhì)層上的柵極。
8.根據(jù)權(quán)利要求1所述的PMOS晶體管的制備方法,其特征在于:所述半導(dǎo)體襯底的材料為Si、Si1-xCx,Si1-x-yGeyCx,其中,x的范圍為0.01~0.1,y的范圍為0.1~0.3。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中芯國際集成電路制造(上海)有限公司,未經(jīng)中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310050746.9/1.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 上一篇:一種護(hù)理用拐杖裝置
- 下一篇:一種用于治療盤的棉簽儲(chǔ)放盒
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 一種數(shù)據(jù)庫讀寫分離的方法和裝置
- 一種手機(jī)動(dòng)漫人物及背景創(chuàng)作方法
- 一種通訊綜合測試終端的測試方法
- 一種服裝用人體測量基準(zhǔn)點(diǎn)的獲取方法
- 系統(tǒng)升級(jí)方法及裝置
- 用于虛擬和接口方法調(diào)用的裝置和方法
- 線程狀態(tài)監(jiān)控方法、裝置、計(jì)算機(jī)設(shè)備和存儲(chǔ)介質(zhì)
- 一種JAVA智能卡及其虛擬機(jī)組件優(yōu)化方法
- 檢測程序中方法耗時(shí)的方法、裝置及存儲(chǔ)介質(zhì)
- 函數(shù)的執(zhí)行方法、裝置、設(shè)備及存儲(chǔ)介質(zhì)





