[發明專利]半導體器件及其制造方法

有效

• 申請號: 201310050056.3
• 申請日: 2013-02-08
• 公開（公告）號: CN103985750A
• 公開（公告）日: 2014-08-13
• 發明（設計）人: 朱慧瓏
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L21/336;H01L21/28
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 蔡純

技術領域

本發明涉及半導體技術，更具體地，涉及采用SOI晶片形成的包含鰭片(Fin)的半導體器件及其制造方法。

背景技術

隨著半導體技術的發展，希望在減小半導體器件的尺寸以提高集成度的同時減小功耗。為了抑制由于尺寸縮小而導致的短溝道效應，提出了在SOI晶片或塊狀半導體襯底上形成的FinFET。FinFET包括在半導體材料的鰭片的中間形成的溝道區，以及在鰭片兩端形成的源/漏區。柵電極至少在溝道區的兩個側面包圍溝道區(即雙柵結構)，從而在溝道各側上形成反型層。由于整個溝道區都能受到柵極的控制，因此能夠起到抑制短溝道效應的作用。為了減小由于漏電導致的功耗，提出了在半導體襯底中形成的UTBB(ultra-thin?buried?oxide?body)型FET。UTBB型FET包括位于半導體襯底中的超薄掩埋氧化物層、位于超薄氧化物埋層上方的前柵和源/漏區、以及位于超薄掩埋氧化物層下方的背柵。在工作中，通過向背柵施加偏置電壓，可以在維持速度不變的情形下顯著減小功耗。

盡管存在著各自的優點，但還沒有提出一種將兩種的優點結合在一起的半導體器件，這是因為在FinFET中形成背柵存在著許多困難。在基于塊狀半導體襯底的FinFET中，由于半導體鰭片與半導體襯底的接觸面積很小，所形成的背柵將導致嚴重的自熱效應。在基于SOI晶片的FinFET中，由于SOI晶片的價格昂貴而導致高成本的問題。而且，在SOI晶片形成背柵需要采用精確控制的離子注入，穿過頂部半導體層在掩埋絕緣層下方形成用于背柵的注入區，從而導致工藝上的困難使得成品率低，以及由于對溝道區的非有意摻雜而導致器件性能波動。

發明內容

本發明的目的是提供一種利用鰭片和背柵改善性能的半導體器件及其制造方法。

根據本發明的一方面，提供了一種半導體器件，包括：半導體襯底；半導體襯底中的接觸區；位于接觸區上的夾層結構，該夾層結構包括背柵導體、位于背柵導體兩側的半導體鰭片、以及將背柵導體與半導體鰭片分別隔開的各自的背柵電介質，其中接觸區作為背柵導體的導電路徑的一部分；與半導體鰭片相交的前柵堆疊，該前柵堆疊包括前柵電介質和前柵導體，并且前柵電介質將前柵導體和半導體鰭片隔開；位于背柵導體上方以及半導體鰭片上方的絕緣帽蓋，并且絕緣帽蓋將背柵導體與前柵導體隔開；以及與半導體鰭片提供的溝道區相連的源區和漏區。

根據本發明的另一方面，提供了一種制造半導體器件的方法，包括：在SOI晶片的半導體襯底中形成接觸區，SOI晶片包括半導體襯底、掩埋絕緣層和半導體層的堆疊；在半導體層上形成多個掩模層；在所述多個掩模層中的最頂部的一個中形成開口；在開口內壁形成側墻形式的另一個掩模層；采用所述另一個掩模層作為硬掩模，將開口穿過所述多個掩模層和所述半導體層延伸到接觸區；在開口內壁形成背柵電介質；在開口中形成背柵導體；在開口中形成絕緣帽蓋，該絕緣帽蓋包括所述另一個掩模層并且覆蓋背柵電介質和背柵導體；采用絕緣帽蓋作為硬掩模，將半導體層圖案化為半導體鰭片；形成與半導體鰭片相交的前柵堆疊，該前柵堆疊包括前柵電介質和前柵導體，并且前柵電介質將前柵導體和半導體鰭片隔開；以及形成與半導體鰭片提供的溝道區相連的源區和漏區。

本發明的半導體器件包括與兩個半導體鰭片的各自一個側面相鄰的背柵導體。由于背柵導體未形成在半導體鰭片下方，因此可以根據需要獨立地確定該背柵導體與作為導電路徑的一部分的阱區之間的接觸面積，以避免背柵導體產生的自熱效應。并且，由于在形成背柵導體時不需要執行穿過半導體鰭片的離子注入，因此可以避免對溝道區的非有意摻雜而導致器件性能波動。進一步地，背柵導體經由高摻雜區與阱區相連，使得可以減小背柵導體與阱區之間的接觸電阻。

該半導體器件結合了FinFET和UTBB型FET的優點，一方面可以利用背柵導體控制或動態調整半導體器件的閾值電壓，在維持速度不變的情形下顯著減小功耗，另一方面可以利用Fin抑制短溝道效應，在縮小半導體器件時維持半導體器件的性能。因此，該半導體器件可以在減小半導體器件的尺寸以提高集成度的同時減小功耗。并且，并且該半導體器件的制造方法與現有的半導體工藝兼容，因而制造成本低。

附圖說明

通過以下參照附圖對本發明實施例的描述，本發明的上述以及其他目的、特征和優點將更為清楚，在附圖中：

圖1-13是示出了根據本發明的一個實施例的制造半導體器件的方法的各個階段的半導體結構的示意圖。