[發(fā)明專利]過溫保護晶體管

有效

• 申請?zhí)枺?/td>: 201310049377.1
• 申請日: 2013-02-07
• 公開（公告）號: CN103248347A
• 公開（公告）日: 2013-08-14
• 發(fā)明（設(shè)計）人: 邁克爾·阿薩姆;卡爾梅洛·瓊塔;沃爾夫?qū)せ羝胬?/a>;馬庫斯·溫克勒
• 申請（專利權(quán)）人: 英飛凌科技股份有限公司
• 主分類號: H03K17/687
• 分類號: H03K17/687;H03K17/08
• 代理公司: 北京康信知識產(chǎn)權(quán)代理有限責(zé)任公司 11240
• 代理人: 余剛;吳孟秋

技術(shù)領(lǐng)域

本發(fā)明涉及用于控制晶體管開關(guān)操作以確保在晶體管操作的某些特定狀態(tài)中過溫保護的控制電路和對應(yīng)方法，特別地，涉及確保在熱不穩(wěn)定操作狀態(tài)中關(guān)閉晶體管到控制電路和的對應(yīng)方法。

背景技術(shù)

為了滿足維持低電磁干擾（EMI）和提供足夠的電磁兼容性（EMC）的需求，用于控制開關(guān)晶體管（例如，MOSFET）的所述開關(guān)操作的控制電路通常被設(shè)計為避免晶體管負載電流（即，在MOSFET情況下的漏電流）以及對應(yīng)的電壓降（即，在MOSFET情況下的漏源電壓）突然變化。當(dāng)接通或切斷負載電流時，生成的負載電流梯度應(yīng)當(dāng)不可以太陡，以便避免在生成的電流波形中出現(xiàn)高頻率信號分量。控制電路的這種行為及其控制方法常常稱作“邊沿整形”。

然而，緩慢和平穩(wěn)地開關(guān)負載電流會導(dǎo)致更高的開關(guān)損耗，其通常是不期望的和因此與現(xiàn)有設(shè)計目標沖突。高開關(guān)損耗通常導(dǎo)致集成半導(dǎo)體開關(guān)的硅襯底中的更高的芯片溫度。由于晶體管的電子特性，通常來說，隨溫度而定的，所以在某些操作條件下，升高芯片溫度最終導(dǎo)致更高的電流和對應(yīng)的更高的損耗，從而導(dǎo)致熱不穩(wěn)定操作狀態(tài)。電流成絲，即半導(dǎo)體襯底中形成的“熱點”，和半導(dǎo)體開關(guān)的一般老化甚至損毀可能是這種熱不穩(wěn)定操作狀態(tài)的結(jié)果。

鑒于上述內(nèi)容，因而需要用于控制半導(dǎo)體開關(guān)的開關(guān)操作以幫助避免熱不穩(wěn)定操作狀態(tài)，同時維持正常操作狀態(tài)中的低電磁干擾（EMI）的控制電路和各方法

發(fā)明內(nèi)容

本發(fā)明描述了一種用于控制場效應(yīng)晶體管開關(guān)操作的電路。該場效應(yīng)晶體管具有柵極電極、第一負載端子、第二負載端子，所述第一負載端子適于連接至第一電源電勢、所述第二負載端子適于連接至電負載，用于提供輸出電壓，并用于向所述負載供應(yīng)負載電流。根據(jù)本發(fā)明的第一示例，該電路包括柵極驅(qū)動器電路，該柵極驅(qū)動器電路適于連接至柵電極并被配置為根據(jù)控制信號對柵電極充電和放電，以分別接通和關(guān)斷該晶體管，其中對柵電極充電和放電以便負載電流和輸出電勢的對應(yīng)轉(zhuǎn)變是平緩的具有定義的斜率。該電路進一步包括連接至柵電極的可控制開關(guān)，以便當(dāng)閉合該開關(guān)時，經(jīng)由該開關(guān)度柵極快速放電。而且，該電路包括控制邏輯電路，該控制邏輯斷路被配置為閉合可控制開關(guān)以在下列情況中至少一個為真時關(guān)斷該晶體管：（1）輸出電壓變成負；（2）晶體管消耗的總功率比給定功率限制高；（3）負載電流比第一電流閾值高；（4）晶體管以負載電流具有正溫度系數(shù)和負載電流超過第二電流閾值的狀態(tài)操作；以及（5）晶體管以負載電流具有正溫度系數(shù)和晶體管的負載電流路徑上的電壓降超過電壓閾值的狀態(tài)操作。

附圖說明

參考下列附圖和描述可以更好地說明本發(fā)明。附圖中的部件尺寸不一定符合比例，相反，重點在于說明本發(fā)明的原理。而且，在附圖中，相同的參考標號指定對應(yīng)的零件。在附圖中：

圖1示出了包括高端半導(dǎo)體開關(guān)以及開關(guān)控制電路的電路，其中開關(guān)控制電路被配置為根據(jù)控制信號驅(qū)動半導(dǎo)體開關(guān)至接通狀態(tài)或關(guān)斷狀態(tài)；

圖2為示出不同芯片溫度下MOSFET的柵源電壓和各自的漏電流之間的關(guān)系；

圖3示出了不同時間間隔內(nèi)MOSFET的漏電流最大允許值和對應(yīng)的漏源電壓；

圖4在時序圖中示出了開關(guān)電阻負載時為了實現(xiàn)低EMI所需的負載兩端的輸出電勢的期望波形；

圖5示出了具有改進的開關(guān)控制電路的電路；以及

圖6在時序圖中示出了開關(guān)電感負載時負載兩端輸出電勢的期望波形。

具體實施方式

圖1示出了開關(guān)具有電阻性分量和電抗性分量的電負載Z_L的電路。該電路包括高端半導(dǎo)體開關(guān)T₁，在本示例中其為n溝道MOSFET。然而，也可以使用p溝道MOSFET以及對應(yīng)的IGBT。而且，這里說明的原理可以容易得適用于使用低端半導(dǎo)體開關(guān)而非這里說明的示例中所使用的高端開關(guān)的電路。