[發明專利]半導體器件及其制造方法

有效

• 申請號: 201310048896.6
• 申請日: 2013-02-07
• 公開（公告）號: CN103247597A
• 公開（公告）日: 2013-08-14
• 發明（設計）人: 押田大介
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L23/528;H01L21/768
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 陳華成

對相關申請的交叉引用

通過引用，將2012年2月10日提交的日本專利申請No.2012-026990的全部公開內容，包括其說明書、附圖和摘要，合并于此。

技術領域

本發明涉及半導體器件及其制造方法。

背景技術

近年來，已提出了在多層布線層中具有氣隙的半導體器件。

日本未審查專利公開文本No.2007-141985描述了如下的制造半導體器件的方法。首先，在用于形成通路的區域中形成作為可選擇性去除的絕緣膜的犧牲膜柱狀物。然后在相鄰布線之間形成層間絕緣層。此時，在層間絕緣層中形成了氣隙。這一結構被要求保護以將通路和氣隙完全分離。

發明內容

然而，有可能上述現有技術不能將布線間電容減小到期望的水平。本發明的發明人發現一個問題，即通路相對于布線的未對準使得既難以防止短路，又難以減小布線間電容。

根據本發明的一個方面，提供了一種半導體器件，包括：第一層間絕緣層；多條布線，設置在第一層間絕緣層中；氣隙，形成在第一層間絕緣層中的至少一對布線之間；第二層間絕緣層，設置在布線和第一層間絕緣層之上，第二層間絕緣層的第一底表面暴露于所述氣隙。當距離最短的一對相鄰布線為第一布線時，第一層間絕緣層的位于第一布線之間的上端與第一布線的側表面接觸；第一底表面在第一布線的上表面之下；并且b/a≤0.5成立，其中a表示第一布線之間的距離，b表示第一層間絕緣層的與第一底表面接觸的部分的寬度。

根據本發明的另一個方面，提供了一種制造半導體器件的方法，包括以下步驟：在半導體襯底上形成第一層間絕緣層；在第一層間絕緣層中形成多個布線槽，并將金屬埋置到布線槽中，以形成多條布線（布線形成步驟）；使用布線作為掩模回蝕刻第一層間絕緣層，以在第一層間絕緣層中至少一對布線之間形成第一溝槽，該第一溝槽具有與布線接觸的第一側表面和在第一側表面之間的底表面（第一溝槽形成步驟）；選擇性地各向異性蝕刻第一溝槽的至少底表面，以在第一層間絕緣層中形成第二溝槽（第二溝槽形成步驟）；以及在布線和第一層間絕緣層之上形成第二層間絕緣層，并且通過填充第二溝槽的上部，在第一層間絕緣層中在至少一對布線之間形成氣隙。

根據本發明，第一層間絕緣層的距離最短的相鄰第一布線之間的上端與第一部分的側表面接觸。第一底表面在第一布線的上表面之下。當第一布線之間的距離表示為a，并且第一層間絕緣層的與第一底表面接觸的部分的距離表示為b時，b對a的比率是預定的比率。結果，在與第一布線接觸的第二層間絕緣層中形成未對準通路。由此，未對準通路和布線不會通過氣隙而短路。因此，在該半導體器件中，未對準不會導致短路，并且減小了布線間電容。

根據本發明，可以提供一種半導體器件，其中未對準不會導致短路，并且布線間電容也減小了。

附圖說明

圖1是示出根據本發明第一實施例的半導體器件的結構的截面圖；

圖2是根據第一實施例的半導體器件的放大的截面圖；

圖3A和3B是根據第一實施例的半導體器件的放大的平面圖，其中圖3A示出了直線型布線，圖3B示出了彎曲布線；

圖4是根據第一實施例的半導體器件的放大的截面圖；

圖5是說明根據第一實施例的氣隙的形狀的曲線圖；

圖6是說明根據第一實施例的氣隙的形狀的曲線圖；

圖7是圖解制造根據第一實施例的半導體器件的方法的截面圖

圖8A和8B是圖解制造根據第一實施例的半導體器件的方法的截面圖，其中圖8A示出下部層間絕緣層，圖8B示出其上的第一層間絕緣層；

圖9A和9B是圖解制造根據第一實施例的半導體器件的方法的截面圖，其中圖9A示出布線的形成，圖9B示出蓋層的形成；

圖10A和10B是圖解制造根據第一實施例的半導體器件的方法的截面圖，其中圖10A示出第一溝槽的形成，圖10B示出第二溝槽的形成；

圖11A和11B是圖解制造根據第一實施例的半導體器件的方法的截面圖，其中圖11A示出氣隙的形成，圖11B示出通路的形成；

圖12A和12B圖解第一實施例的有利效果，其中圖12A示出比較例，圖12B示出第一實施例；

圖13是根據本發明第二實施例的半導體器件的放大的截面圖；

圖14是根據本發明第三實施例的半導體器件的放大的截面圖；

圖15是示出根據本發明第四實施例的半導體器件的結構的截面圖；

圖16是示出根據本發明第五實施例的半導體器件的結構的截面圖；以及