[發明專利]制造半導體裝置的方法和制造電子裝置的方法

有效

• 申請號: 201310048766.2
• 申請日: 2013-02-06
• 公開（公告）號: CN103258770A
• 公開（公告）日: 2013-08-21
• 發明（設計）人: 佐佐木伸也;石月義克;谷元昭
• 申請（專利權）人: 富士通株式會社
• 主分類號: H01L21/683
• 分類號: H01L21/683;H01L21/56
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 王萍;陳煒

技術領域

本文中所討論的實施例涉及一種制造半導體裝置的方法和制造電子裝置的方法。

背景技術

晶片級封裝（wafer?level?package，WLP）被認為是包含諸如裸芯片的半導體元件（電子部件）的半導體封裝（半導體裝置）的示例。WLP也被稱為晶片級芯片尺寸封裝（wafer-level?chip?size?package，WL-CSP）或晶片芯片尺寸封裝（wafer?chip?size?package，W-CSP）。WLP使位于裸芯片端部的端子能夠在芯片區域內（即，扇入）被重新布置。此外，因為隨著裸芯片的端子數量增加難以在芯片區域內對端子進行重新布置，所以使端子能夠在芯片區域之外（即，扇出）重新布置的WLP也正在被開發。

在已知的制造這種半導體封裝的方法中，半導體元件附著到由粘接性材料組成的被設置在支承構件上的粘接片或粘接層，并用樹脂密封以形成偽晶片；將偽晶片與粘接層分離；布線層形成在偽晶片的與粘接層分離的表面上；以及切割偽晶片。由此，獲得了單獨的半導體封裝。在該制造方法中，通過例如紫外線照射、化學處理或加熱處理來降低粘接層的粘接性來將偽晶片與粘接層分離。

在另一種已知的方法中，粘接層由下述粘接性材料構成：其具有相對于用于密封半導體元件的樹脂有效的脫模性（release?property）和溶劑的溶解度。

如下是相關技術的示例：美國專利第7202107B2號的說明書、日本專利第4403631號和日本特開專利公開第2002-299500號。

在將形成在粘接層上的偽晶片（基片）與粘接層分離的方法中，可對粘接層進行紫外線照射、化學處理或加熱處理，以降低粘接層的粘接性。

一旦粘接層的粘接性降低，無論如何都難以重復使用粘接層，并且每次形成偽晶片時使用新的粘接層。因此，難以降低用于制造半導體裝置（半導體封裝）的工時和成本。此外，使用如上面描述那樣制造的半導體裝置，也會增加電子裝置的成本。

發明內容

在一個方面，本發明的實施例提供了用于降低工時和成本的半導體裝置和電子裝置的制造方法。

根據本發明的一個方面，一種制造半導體裝置的方法包括：在支承構件上設置第一粘接層；在該第一粘接層上設置膜；在該膜上布置半導體元件；在布置有半導體元件的膜上設置樹脂層，并在膜上形成包括半導體元件和樹脂層的基片；以及使膜和基片與第一粘接層分離。

本發明的目的和優點將通過在權利要求中具體指出的要素和組合得以實現和獲得。

應該被理解的是，前面的一般性描述和以下的詳細描述對于所要求保護的本發明都是示例性和解釋性的，而不是限制性的。

附圖說明

圖1A至圖1C示出了制造半導體裝置的方法的示例（第1部分）；

圖2A至圖2D示出了制造半導體裝置的方法的示例（第2部分）；

圖3A至圖3D示出了另一種制造半導體裝置的方法；

圖4A和圖4B示出了粘接層的配置的示例；

圖5A和圖5B示出了形成粘接層的方法的示例（第1部分）；

圖6A和圖6B示出了形成粘接層的方法的示例（第2部分）；

圖7A和圖7B示出了膜的配置的示例；

圖8示出了半導體裝置的制造過程的示例（第1部分）；

圖9示出了半導體裝置的制造過程的示例（第2部分）；

圖10示出了半導體裝置的制造過程的示例（第3部分）；

圖11示出了半導體裝置的制造過程的示例（第4部分）；

圖12示出了半導體裝置的制造過程的示例（第5部分）；

圖13示出了半導體裝置的制造過程的示例（第6部分）；

圖14示出了半導體裝置的制造過程的示例（第7部分）；

圖15示出了半導體裝置的制造過程的示例（第8部分）；

圖16A至圖16D示出了半導體裝置的制造過程的示例（第9部分）；

圖17A至圖17D示出了半導體裝置的制造過程的示例（第10部分）；以及

圖18示出了電子裝置的示例。

具體實施方式