[發明專利]半導體存儲器件

有效

• 申請號: 201310047336.9
• 申請日: 2013-02-05
• 公開（公告）號: CN103680628B
• 公開（公告）日: 2019-02-01
• 發明（設計）人: 許炫
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C16/24
• 分類號: G11C16/24
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 俞波;石卓瓊

本發明提供一種半導體存儲器件，包括：第一存儲塊組，第一存儲塊組包括與第一子位線耦接的存儲塊；第二存儲塊組，第二存儲塊組包括與第二子位線耦接的存儲塊；操作電路，操作電路與主位線耦接且被配置為執行用于選自第一存儲塊組或第二存儲塊組中的存儲塊的數據輸入/輸出的操作；以及位線控制電路，位線控制電路被配置成響應于用于選擇第一存儲塊組和第二存儲塊組中的包括選中的存儲塊的存儲塊組的組選擇信號，以及由操作電路控制的主位線的電壓，來不同地控制選中的存儲塊組的子位線和未選中的存儲塊組的子位線。

相關申請的交叉引用

本申請要求2012年8月29日提交的申請號為10-2012-0095051的韓國專利申請的優先權，其全部內容通過引用合并于此。

技術領域

本發明的示例性實施例涉及一種半導體設計技術，更具體而言，涉及一種包括位線的半導體存儲器件。

背景技術

半導體存儲器件包括存儲器陣列。存儲器陣列中包括的存儲器單元可以分成存儲塊。為了執行與輸入至存儲器單元和從存儲器單元輸出的數據相關的操作，應將數據輸入/輸出操作所需的操作電壓提供給選中的存儲塊。

為了將操作電壓提供給存儲塊中的選中的存儲塊，需要行譯碼器和電壓傳送電路，行譯碼器用于根據行地址信號來產生塊選擇信號，電壓傳送電路用于根據塊選擇信號而將操作電壓傳送給選中的存儲塊。

由于存儲器陣列包括多個存儲塊，因此應產生與存儲塊的數目相對應的塊選擇信號來選擇這些存儲塊中的一個。因此，用于實現行譯碼器的電路變得復雜，并且增大了行譯碼器所占據的面積。

為了輸入數據到存儲器單元/從存儲器單元輸出數據，可能需要高電壓。因此，電壓傳送電路應具有能夠以高電壓操作的高電壓晶體管。高電壓晶體管的尺寸比正常晶體管的尺寸大得多。由于每個存儲塊被設置有電壓傳送電路，因此電壓傳送電路所占據的面積相當成負擔。

結果，外圍電路所占據的面積相應地隨著存儲塊的數目的增多而相應地增大，由此芯片尺寸也增大。

發明內容

本發明的示例性實施例提供一種防止外圍電路所占據的面積增大的半導體存儲器件。

根據本發明的一個實施例，一種半導體存儲器件包括：第一存儲塊組，所述第一存儲塊組包括與第一子位線耦接的存儲塊；第二存儲塊組，所述第二存儲塊組包括與第二子位線耦接的存儲塊；操作電路，所述操作電路與主位線耦接并且被配置為執行選自第一存儲塊組或第二存儲塊組的存儲塊的數據輸入/輸出操作；以及位線控制電路，所述位線控制電路被配置為響應于用于選擇第一存儲塊組和第二存儲塊組中的包括選中的存儲塊的存儲塊組的組選擇信號，以及由操作電路控制的主位線的電壓，來不同地控制選中的存儲塊組的子位線和未選中的存儲塊組的子位線。

在本發明的實施例中，可以防止外圍電路所占據的面積增大。

附圖說明

結合附圖考慮并參考以下具體描述，本發明的上述和其它的特點和優點將變得更加明顯：

圖1是說明根據本發明的一個實施例的半導體存儲器件的框圖；

圖2是說明圖1所示的存儲塊的詳細圖；

圖3是說明圖1所示的電壓提供電路的詳細圖；

圖4是說明圖1所示的位線控制電路的詳細圖；

圖5是說明圖1所示的位線控制電路的連接的詳細圖；

圖6是示意性地說明包括根據本發明的實施例的半導體存儲器件的存儲系統的框圖；

圖7是示意性地說明用于執行根據上述實施例的編程操作的融合式存儲器件或融合式存儲系統的框圖；以及