[發明專利]用于堆疊IC設計中的跨芯片熱和功率管理的系統和方法

有效

• 申請號: 201310046336.7
• 申請日: 2013-02-05
• 公開（公告）號: CN103714189B
• 公開（公告）日: 2017-04-12
• 發明（設計）人: 傅宗民;沈武;黃博祥;游孟福;余基業
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,孫征

相關申請的交叉參考

本發明要求于2012年9月28日提交的第61/707,086號美國在先專利申請的權益，該專利申請的全部公開內容通過引用結合到本文中。

技術領域

所公開的系統和方法涉及的是半導體。更具體地，所公開的主題涉及的是用于建模、模擬和設計集成電路的、計算機實現的自動化工具。

背景技術

集成電路(“IC”)被結合到多種電子器件中。IC封裝的發展使得多種IC可以垂直地堆疊成所謂的三維(“3D”)封裝件，從而節省了印刷電路板(“PCB”)上的水平區域。在可選的封裝技術中，被稱為2.5D的封裝件可以使用中介層，該中介層可以由半導體材料(諸如，硅)制成，從而將一個或多個管芯與襯底相耦合。異質技術的多種IC芯片被裝配在中介層上。通過導電圖案在中介層中對各種IC之間的連接進行布線。這些中介層和堆疊的IC技術分別被稱為2.5D-IC和3D-IC。

與堆疊的IC設計相關的集成等級和封裝密度的提高促使出現潛在終端和功率輸出問題。例如，當在特定功率級下運行堆疊的芯片設計時，在芯片或跨芯片中會產生局部過熱。該終端和功率問題降低了集成電路的可靠性且最終可能造成半導體器件退化或失效。由此，當互連寬度減小幾百或幾十納米時，終端和功率管理對堆疊IC(諸如，3D-IC)，包括堆疊IC上方的封裝件而言都是非常重要的。

發明內容

為了解決現有技術中所存在的問題，根據本發明的一個方面，提供了一種計算機實現方法，包括：訪問存儲在有形永久機器可讀介質中的三維集成電路(3D-IC)模型，所述模型表示用于在一條件下制造和運行的3D-IC設計，所述3D-IC設計包括：堆疊配置的多個元件；在計算機處理器中輸入功率曲線，所述功率曲線是運行時間的函數并且被應用于在所述條件下運行的3D-IC設計中的所述多個元件；基于在功率輸入和所述條件下運行的3D-IC設計，根據所述3D-IC模型在所述計算機處理器中生成瞬態溫度曲線，所述瞬態溫度曲線包括作為運行時間的函數的所述3D-IC設計的多點處的溫度；基于所述3D-IC設計識別相應運行時間間隔和所述多點的相應位置處的潛在熱懲罰；以及將表示所述3D-IC設計中的所述相應運行時間間隔和所述相應位置處的所述潛在熱懲罰的數據輸出。

在所述方法中：當基于所述3D-IC模型生成所述瞬態溫度曲線時，所述3D-IC設計中的所述多個元件中的每個元件均表示為熱阻容(RC)單元。

在所述方法中，基于所述3D-IC模型生成所述瞬態溫度曲線包括：基于熱阻容(RC)網絡模型對所述3D-IC設計中的所述多點中的每個點執行有限元分析。

在所述方法中，進一步包括：在執行所述有限元分析之前，輸入邊界條件集合作為所述3D-IC設計的運行條件。

在所述方法中，進一步包括：基于表示所述3D-IC設計中的所述相應運行時間間隔和所述相應位置處的潛在熱懲罰的數據，改變輸入到所述計算機處理器中的作為所述運行時間的函數的所述功率曲線。

在所述方法中，改變所述功率曲線包括改變用于打開或關閉所述3D-IC設計中的所述多個元件中的至少一個元件的時間。

在所述方法中，改變所述功率曲線包括改變應用于所述3D-IC設計中的所述多個元件中的至少一個元件的功率級。

在所述方法中，改變所述功率曲線包括用于打開或關閉改變所述3D-IC設計中的所述多個元件中的至少一個元件的時間，以及改變應用于所述3D-IC設計中的所述多個元件中的至少一個元件的功率級。

在所述方法中，進一步包括：改變所述3D-IC設計，以減輕所述潛在熱懲罰。

在所述方法中，進一步包括：從所述處理器向永久存儲介質輸出經過改變的3D-IC設計，以制造用于所述3D-IC設計的光掩模集合。

在所述方法中，通過改變所述3D-IC設計中的包括兩個或多個IC芯片和中介層的所述多個元件的所述堆疊配置來改變所述3D-IC設計。

在所述方法中，通過改變所述3D-IC設計中的封裝件來改變所述3D-IC設計。