[發明專利]接收器電路有效
| 申請號: | 201310045989.3 | 申請日: | 2013-02-05 |
| 公開(公告)號: | CN103516318B | 公開(公告)日: | 2017-08-25 |
| 發明(設計)人: | 黃泰鎮 | 申請(專利權)人: | 愛思開海力士有限公司 |
| 主分類號: | H03F3/45 | 分類號: | H03F3/45 |
| 代理公司: | 北京弘權知識產權代理事務所(普通合伙)11363 | 代理人: | 俞波,石卓瓊 |
| 地址: | 韓國*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 接收器 電路 | ||
相關申請的交叉引用
本申請要求2012年6月28日向韓國知識產權局提交的申請號為10-2012-0069992的韓國專利申請的優先權,其全部內容通過引用合并于此。
技術領域
本發明總體而言涉及一種半導體裝置,更具體而言涉及一種半導體裝置的接收器電路。
背景技術
半導體裝置包括接收器電路以接收從外部源輸入到內部電路的信號。接收器電路將從外部源輸入的信號轉換成適用于內部電路的信號,并且將轉換的信號供應給半導體裝置的內部電路。
接收器包括用于信號轉換的緩沖器電路。為了改善緩沖器電路的特性,可以使用應用均衡或去加重方法的二級放大結構。
在現有的均衡或去加重方法中,將諸如鎖存器或移位寄存器的電路添加到接收器電路中,或者利用時鐘信號的相位。近來,半導體裝置已經沿著操作速度提高、操作電壓降低、芯片面積減小的軌跡發展。然而,由于現有的均衡或去加重方法與半導體裝置的發展軌跡相反,所以將均衡或去加重方法應用于半導體裝置的改善的接收器電路時存在限制。
發明內容
本文描述一種包括利用簡單電路結構的均衡或去加重功能的接收電路。
在本發明的一個實施例中,一種接收器電路包括:第一放大單元,所述第一放大單元被配置成將輸入信號和參考信號差分放大,并且產生第一中間輸出信號和第二中間輸出信號;第二放大單元,所述第二放大單元被配置成將第一中間輸出信號和第二中間輸出信號差分放大,并且產生輸出信號;第一均衡單元,所述第一均衡單元被配置成響應于輸出信號而控制第二中間輸出信號的電平;以及第二均衡單元,所述第二均衡單元被配置成響應于輸出信號而控制第一中間輸出信號的電平。
在本發明的另一個實施例中,一種接收器電路包括:第一放大單元,所述第一放大單元被配置成將輸入信號和參考信號差分放大,并且產生第一中間輸出信號和第二中間輸出信號;第二放大單元,所述第二放大單元被配置成響應于第一中間輸出信號和第二中間輸出信號而產生輸出信號;以及去加重驅動器,所述去加重驅動器被配置成當輸出信號處于低電平時,將第一中間輸出信號下降預定的電平,而當輸出信號處于高電平時,將第二中間輸出信號下降預定的電平。
在本發明的另一個實施例中,一種接收器電路包括:第一放大單元,所述第一放大單元被配置成將輸入信號和參考信號差分放大,并且產生第一中間輸出信號和第二中間輸出信號;第二放大單元,所述第二放大單元被配置成響應于第一中間輸出信號和第二中間輸出信號而產生輸出信號;以及去加重驅動器,所述去加重驅動器被配置成響應于輸出信號而將第一中間輸出信號和第二中間輸出信號下降預定的電平。
附圖說明
結合附圖來描述本發明的特點、方面和實施例,其中:
圖1是說明根據本發明的一個實施例的接收器電路的配置的示圖;
圖2是說明根據本發明的一個實施例的接收器電路的操作的時序圖;
圖3是說明根據本發明的另一個實施例的接收器電路的配置的示圖;以及
圖4是說明圖3的接收器電路的操作的時序圖。
具體實施方式
在下文中,將通過各種實施例,參照附圖來描述根據本發明的接收器電路。
圖1示意性地示出根據本發明的一個實施例的接收器電路1的配置。參見圖1,接收器電路1包括:第一放大單元100、第二放大單元200以及去加重驅動器300。
第一放大單元100被配置成接收輸入信號IN和參考信號REF,并且通過將輸入信號IN和參考信號REF差分放大來產生第一中間輸出信號1ST OUT和第二中間輸出信號1ST OUTB。第二放大單元200被配置成接收第一中間輸出信號1ST OUT和第二中間輸出信號1ST OUTB,并且響應于第一中間輸出信號1ST OUT和第二中間輸出信號1ST OUTB來產生輸出信號OUT。第二放大單元200可以通過將第一中間輸出信號1ST OUT和第二中間輸出信號1ST OUTB差分放大來產生輸出信號OUT。
去加重驅動器300被配置成響應于輸出信號OUT來控制第一中間輸出信號1STOUT和第二中間輸出信號1ST OUTB。去加重驅動器300可以響應于輸出信號OUT而將第一中間輸出信號1ST OUT和第二中間輸出信號1ST OUTB下降預定的電平。例如,去加重驅動器300可以在輸出信號OUT處于高電平時,將第二中間輸出信號1ST OUTB下降預定的電平,而在輸出信號處于低電平時,將第一中間輸出信號1ST OUT下降預定的電平。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于愛思開海力士有限公司,未經愛思開海力士有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310045989.3/2.html,轉載請聲明來源鉆瓜專利網。





