[發明專利]一種多路閥門驅動的VMOS混膜集成芯片

有效

• 申請號: 201310045805.3
• 申請日: 2013-02-05
• 公開（公告）號: CN103151342A
• 公開（公告）日: 2013-06-12
• 發明（設計）人: 黃柳鶯;范曉琳;張毅;李奕輝;王睿
• 申請（專利權）人: 上海空間推進研究所
• 主分類號: H01L25/07
• 分類號: H01L25/07;H01L23/02
• 代理公司: 上海漢聲知識產權代理有限公司 31236
• 代理人: 郭國中

技術領域

本發明用于航天推進領域，具體涉及驅動多路閥門的混膜集成芯片，以減小器件的體積和重量。

背景技術

航天推進領域根據不同的應用有多種閥門，可分為推進劑的流量控制閥門和管路的壓力控制閥門，各種閥門和不同推力的推力器組合，用于航天器的姿態控制和軌道調整，是航天器推進系統的重要組件。所有閥門的開關均通過推進分系統控制線路盒內的驅動功率管來實現。為了滿足可靠性要求，驅動閥門的功率管采用并聯或串聯的冗余方式。閥門的路數越多，需要的功率管數量越大，而功率驅動管本身體積非常大，限制了單板中控制電路的數量，導致最終的產品體積龐大、重量重。然而，航天領域對產品的重量與體積都有著苛刻的要求，為了解決超大超重的問題，能驅動多路閥門的混膜集成芯片應運而生。此前未見國內外有類似或相關的報告。

發明內容

本發明的目的在于采用混合集成技術，將多個現有分立的功率驅動芯片內核做成串并聯模式的專用芯片，驅動多路負載，從而減小驅動印刷線路板的體積及重量，增加單板可容納的控制回路總數，減小航天器的體積和重量。

本發明提供的方案是用VMOS芯片的內核串并聯作為一路負載（閥門）的輸出，一個混膜集成芯片可驅動4路負載，根據驅動負載的功率大小不同，集成了兩款不同的芯片,其中，VMOS為具有垂直溝道的絕緣柵型場效應管。

根據本發明的一個方面，提供一種多路閥門驅動的VMOS混膜集成芯片，其包括多組功率開關，每一組功率開關作為一路閥門的輸出，其中：所述功率開關包括第一功率MOS管V1、第二功率MOS管V2、第三功率MOS管V3、第四功率MOS管V4，所述第一功率MOS管V1和第二功率MOS管V2串聯而成的左橋臂作為第一上下橋臂驅動端，所述第三功率MOS管V3和第四功率MOS管V4串聯而成的右橋臂作為第二上下橋臂驅動端，所述左橋臂與右橋臂并聯。

優選地，當第一功率MOS管V1的端口AO1、第二功率MOS管V2的端口AO2為高電平，而第三功率MOS管V3的端口AO3、第四功率MOS管V4的端口AO4為低電平時，第一功率MOS管V1和第二功率MOS管V2導通，第三功率MOS管V3和第四功率MOS管V4截止，即該組功率開關的左橋臂導通；

當第三功率MOS管V3的端口AO3、第四功率MOS管V4的端口AO4為高電平，而第一功率MOS管V1的端口AO1、第二功率MOS管V2的端口AO2為低電平時，第一功率MOS管V1和第二功率MOS管V2截止，第三功率MOS管V3和第四功率MOS管V4導通，即該組功率開關的右橋臂導通；

第一功率MOS管V1的端口AO1、第二功率MOS管V2的端口AO2、第三功率MOS管V3的端口AO3和第四功率MOS管V4的端口AO4全為高電平時，該組功率開關的左橋臂、右橋臂均導通。

優選地，其外殼采用10#鋼。

優選地，單路最大工作電流為4.5A。

優選地，其外殼采用可伐鉻金。

優選地，單路最大工作電流為3A。

優選地，二次電源電壓為+5V、+12V，功率電源電壓為+28V。

優選地，功率開關的組數為4組，分別驅動4路負載。

比如推進線路盒中，單塊模塊設計為驅動7路電磁閥和4路自鎖閥，尺寸234mm×234mm，固封后單模塊重量1.015kg。而同樣尺寸234mm*234mm的板子，可以放9個HG9401A，或者24個HG9401B。其中HG9401B驅動自鎖閥，而自鎖閥的開關分別控制，故一個HG9401B控制2個自鎖閥的狀態。就是說該板子可以驅動9路電磁閥和12路自鎖閥，明顯減少了板子的用量。上文中提到的7個電磁閥和4個自鎖閥只需用2片HG9401A和2片HG9401B即可實現。從以上分析可知，使用混膜集成芯片方案大大縮減了分立元器件的使用個數，精簡了PCB板的尺寸和整體器件的重量，非常符合航天產業的要求。

本發明與現有技術相比，具有以下優點和效果：

首先，實現了單芯片的多路閥門驅動；

其次，實現了整器的減重減小體積的要求；

再次，減少了板極線的內部互連，精簡了板級布線設計；

最后，芯片內部的電路是成熟電路，使得該芯片簡潔可靠，該芯片將在航天領域具有重大的意義。

附圖說明

通過閱讀參照以下附圖對非限制性實施例所作的詳細描述，本發明的其它特征、目的和優點將會變得更明顯：

圖1為單路閥門驅動示意圖。

圖2是根據本發明的一個實施例的集成芯片的俯視圖。